納米CMOS電路和物理設(shè)計(jì)

內(nèi)容概要

　　本書(shū)將納米工藝、器件可制造性、先進(jìn)電路設(shè)計(jì)和相關(guān)物理實(shí)現(xiàn)等內(nèi)容整合到一起，形成了一套先進(jìn)的半導(dǎo)體技術(shù)，探討了器件和工藝的新發(fā)展，提供了設(shè)計(jì)考慮，重點(diǎn)關(guān)注了技術(shù)與設(shè)計(jì)的相互影響，并且描述了可制造性設(shè)計(jì)和波動(dòng)性的影響。重要的主題包括納米CMOS工藝縮小問(wèn)題及其對(duì)設(shè)計(jì)的影響；亞波長(zhǎng)光刻；運(yùn)行問(wèn)題的物理與理論以及解決方案；可制造性設(shè)計(jì)和波動(dòng)性。

作者簡(jiǎn)介

BAN P，WONG，擔(dān)任了5年的IEEE國(guó)際固態(tài)電路會(huì)議技術(shù)程序委員會(huì)委員，并擔(dān)任會(huì)議的主席，共同主席和小組會(huì)議的組織者。他擁有三項(xiàng)授權(quán)專(zhuān)利，并率領(lǐng)電路設(shè)計(jì)團(tuán)隊(duì)開(kāi)發(fā)高性能、低功耗微處理器方法學(xué)與實(shí)施技術(shù)。他目前是NVIDlD A公司的高級(jí)工程經(jīng)理。ANURAG MOTTAL。獲得耶魯大學(xué)應(yīng)用物理博士。他參與了新型嵌入式NVM微處理器和微處理器解決方案的聯(lián)合開(kāi)發(fā)，包括世界上第一個(gè)與CMOS兼容的實(shí)用閃存技術(shù)。目前為Virage Logic公司的高AT程師。YU CAO，獲得加州大學(xué)伯克利分校電氣T程博士。現(xiàn)為伯克利無(wú)線(xiàn)研究中心的博士后研究人員。

書(shū)籍目錄

譯者的話(huà)
原書(shū)序
原書(shū)前言
第1章 納米CMoS的縮小問(wèn)題及內(nèi)涵
　1.1　納米CMOS時(shí)代的設(shè)計(jì)方法
　1.2使得性能改善得到延續(xù)所必需的創(chuàng)新
　1.3　sub.100nm縮小的挑戰(zhàn)和亞波長(zhǎng)光刻綜述
　　1.3.1后道工藝的挑戰(zhàn)(金屬化)　
　　1.3.2前道工藝的挑戰(zhàn)(晶體管)
　1.4工藝控制和可靠性
　1.5　光刻問(wèn)題和掩膜數(shù)據(jù)爆炸
　1.6　新型的電路和物理設(shè)計(jì)工程師
　1.7建模的挑戰(zhàn)
　1.8　變革設(shè)計(jì)方法的需要
　1.9　總結(jié)
　參考文獻(xiàn)
第2章　CMOS器件與工藝技術(shù)
　2.1　前道工序的設(shè)備要求
　　2.1.1技術(shù)背景
　　2.1.2柵介質(zhì)的縮小
　　2.1.3應(yīng)變工程
　　2.1.4快速熱處理技術(shù)
　2.2在CMOS尺寸縮小中與前道工序相關(guān)的器件問(wèn)題
　　2.2.1 CMOS縮小的挑戰(zhàn)
　　2.2.2量子效應(yīng)模型
　　2.2.3多晶硅柵耗盡效應(yīng)
　　2.2.4金屬柵電極
　　2.2.5柵直接隧穿泄漏電流
　　2.2.6寄生電容
　　2.2.7需要關(guān)注的可靠性問(wèn)題
　2.3　后道工序互連線(xiàn)技術(shù)
　……
第3章　亞波長(zhǎng)光刻的理論與實(shí)踐
第4章　混合信號(hào)電路設(shè)計(jì)
第5章　靜電放電保護(hù)設(shè)計(jì)
第6章　輸入/輸出設(shè)計(jì)
第7章　DRAM
第8章　片上互連的信號(hào)完整性問(wèn)題
第9章　超低功耗電路設(shè)計(jì)
第10章　可制造性設(shè)計(jì)
第11章　針對(duì)波動(dòng)性的設(shè)計(jì)

圖書(shū)封面

圖書(shū)標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    納米CMOS電路和物理設(shè)計(jì) PDF格式下載

---