FPGA/VHDL設計入門與進階

前言

　　現(xiàn)代電子信息技術的迅猛發(fā)展正在快速地改變著人們的學習、生活及工作方式。隨著新技術的不斷涌現(xiàn)，新的設計手段正在逐漸取代傳統(tǒng)的設計方法。跨入21世紀的第2個10年，如何才能稱得上是一名合格的現(xiàn)代電子工程師呢，會不會51系列單片機，會不會設計印制電路板，這是絕大部分工科院校電子信息類的畢業(yè)生所能想到的具有競爭力的知識和能力儲備。不幸的是，雖然以8051為代表的單片機仍然在向我們的生活滲透，但它早已無法主導當今電子技術的應用潮流，只寫著能熟練進行單片機開發(fā)的簡歷難免淹沒在求職信的汪洋大海中?！　∏度胧较到y(tǒng)已經成為當今電子信息技術設計的發(fā)展方向，它不僅涵蓋了傳統(tǒng)軟硬件設計技術的方方面面，同時還融入了多任務實時操作系統(tǒng)等內容。ASIC（Application SpecificIntegrated Circuit，專用集成電路）、DSP（Digital Signal Processing，數(shù)字信號處理）、以ARM（Advanced RISC。Machines）技術為代表的CPU（Central Processing Unit，中央處理器）以及本書將要討論的FPGA（Field Programmable Gate Array，現(xiàn)場可編程門陣列）已成為當今電子信息技術設計的四大基石?？梢哉f，目前幾乎所有中高檔的電子產品均會用到其中的一項或幾項技術。　　ASIC產品性能優(yōu)良、成本低廉且使用簡單，缺點是靈活性不夠；DSP技術擅長于復雜的信號處理及數(shù)學運算，缺點是并行運算的能力受限于芯片內部的處理器個數(shù)；ARM技術在需要實時操作系統(tǒng)的場合獨領風騷，缺點是門檻高、學習及使用均需要較多的前期知識儲備（熟悉C語言、操作系統(tǒng)、一定的硬件知識等）；FPGA技術的巨大優(yōu)勢在于其使用的靈活性及無與倫比的并行運算能力，且學習相對容易，即使只具備初步硬件設計概念的技術人員也能在較短的時間內學會簡單的設計，當然，要想達到高手或專家級別，仍然需要付出長期艱苦的努力。　　顯然，現(xiàn)代電子信息領域的各種設計技術各有優(yōu)缺點，也就有各自擅長的應用環(huán)境。電子信息類產品的功能如此復雜且豐富多彩，如果為了設計出高質量的產品而要掌握各種技術，那是不切實際的，因為人的生命畢竟是有限的，而知識是無限的。其實，各種技術及設計手段一直在不斷互相融合、取長補短。比如，DSP芯片集成了多個處理器以增強其并行處理能力，加入部分可編程邏輯器件的結構從而增加其使用的靈活性；FPGA器件內部嵌入多個DSP、ARM。或其他微處理器以彌補其在復雜數(shù)學運算或實時操作系統(tǒng)方面的不足。因此，你完全不必為眾多的技術而感嘆無從下手，精通一項、觸類旁通是高手進階的通常法則。

內容概要

本書是FPGA設計的入門級教材，根據(jù)初學者的習慣安排章節(jié)內容。本書將開發(fā)工具與VHDL語言緊密結合起來介紹，便于讀者盡快形成VHDL與FPGA設計的整體概念，從而迅速掌握FPGA設計技術。    本書主要介紹了VHDL語言、ISE工具、ModelSim工具、FPGA設計技巧以及典型FPGA硬件電路板設計等相關內容，重點講解VHDL語言與常規(guī)軟件語言的區(qū)別，詳細闡述VHDL語言設計的思路及方法，力求使讀者能順利弄懂硬件編程語言及FPGA設計的特點。    本書適合于FPGA設計初學者使用，可作為電子信息類本科高年級學生和研究生的參考教材，也可作為FPGA工程師的參考書。

書籍目錄

前言第1章 可編程邏輯器件基礎  1.1 PLD概述    1.1.1 基本概念及發(fā)展歷史    1.1.2 HDL語言  1.2 CPLD與FPGA的區(qū)別    1.2.1 CPLD的結構    1.2.2 FPGA的結構    1.2.3 FPGA與CPLD比較  1.3 Xilinx主要器件  1.4 設計工具及開發(fā)環(huán)境安裝    1.4.1 設計工具    1.4.2 開發(fā)環(huán)境安裝  1.5 小結第2章 FPGA設計流程及實例  2.1 FPGA設計流程  2.2 設計實例——七段數(shù)碼管顯示    2.2.1 功能描述及對外接口    2.2.2 設計輸入    2.2.3 設計綜合    2.2.4 功能仿真    2.2.5 設計實現(xiàn)：    2.2.6 布局布線后仿真    2.2.7 程序下載  2.3 小結第3章 VHDL語言基礎  3.1 程序結構    3.1.1 庫與程序包    3.1.2 實體與結構    3.1.3 端口    3.1.4 內部結構設計  3.2 命名法則  3.3 數(shù)據(jù)類型    3.3.1 基本數(shù)據(jù)類型    3.3.2 IEEE定義的數(shù)據(jù)類型  3.4 數(shù)據(jù)對象  3.5 運算符    3.5.1 邏輯運算符    3.5.2 符號運算符    3.5.3 關系運算符    3.5.4 算術運算符    3.5.5 移位運算符    3.5.6 連接運算符    3.5.7 運算符的優(yōu)先級  3.6 小結第4章 VHDL程序設計  4.1 VHDL語句    4.1.1 賦值語句    4.1.2 when-else語句    4.1.3 with-select-when語句    4.1.4 pracess的語法結構    4.1.5 if語句    4.1.6 case語句    4.1.7 循環(huán)語句    4.1.8 wait語句  4.2 層次式設計  4.3 設計實例——秒表功能電路    4.3.1 頂層文件設計    4.3.2 時鐘產生模塊    4.3.3 按鍵去抖模塊    4.3.4 秒表計數(shù)器模塊    4.3.5 數(shù)碼管及LED顯示模塊  4.4 小結第5章 VHDL高級語法  5.1 子程序    5.1.1 函數(shù)    5.1.2 過程  5.2 程序包  5.3 重載  5.4 建模方法  5.5 設計實例——碼型轉換電路    5.5.1 電路功能描述    5.5.2 程序包文件設計    5.5.3 碼轉換頂層文件設計  5.6 小結第6章 ISE使用基礎  6.1 工程管理器    6.1.1 菜單欄    6.1.2 工具欄  6.2 設計輸入工具    6.2.1 HDL語言編輯器    6.2.2 原理圖輸入工具    6.2.3 IP核輸入工具——單端存儲器設計    6.2.4 測試激勵輸入工具    6.2.5 語言模板工具  6.3 綜合工具    6.3.1 XST綜合工具    6.3.2 SynplifyPro綜合工具  6.4 約束工具  6.5 實現(xiàn)工具  6.6 程序下載工具  6.7 小結第7章 ISE高級應用  7.1 時序約束    7.1.1 時序約束的概念    7.1.2 設計實例——高速計數(shù)器設計    7.1.3 約束編輯器工具  7.2 XPower功耗分析器    7.2.1 XPower界面    7.2.2 XPower參數(shù)設置    7.2.3 高速計數(shù)器功耗分析  7.3 ChipScopePr0邏輯分析儀    7.3.1 ChipScopePro簡介    7.3.2 設計實例——混頻器設計    7.3.3 插入ChipScopePro內核    7.3.4 使用ChipScopePro分析器  7.4 小結第8章 仿真技術  8.1 ModelSim仿真工具    8.1.1 仿真參數(shù)設置    8.1.2 ModelSim工作界面  8.2 設計實例——信號檢測程序設計  8.3 常用仿真及調試方法    8.3.1 新建測試激勵文件    8.3.2 功能仿真及時序仿真    8.3.3 查看波形區(qū)間的時間    8.3.4 查看設計內部信號波形    8.3.5 波形比較  8.4 文件IO在仿真中的應用    8.4.1 文件IO數(shù)據(jù)類型及過程    8.4.2 設計實例——VHDL文件IO讀寫  8.5 小結第9章 FPGA設計技巧  9.1 引腳狀態(tài)設置  9.2 利用硬件原語設計  9.3 設計實例——使用DCM生成系統(tǒng)時鐘  9.4 全局時鐘資源  9.5 根據(jù)芯片結構制定設計方案  9.6 使用IP核進行設計  9.7 采用移位實現(xiàn)乘法運算  9.8 設計實例——提高浮點乘法器系統(tǒng)頻率  9.9 小結第10章 FPGA電路板設計實例  10.1 電路板基本功能  10.2 主要芯片介紹    10.2.1 FPGA芯片XC3S200    10.2.2 FPGA配置芯片XCF02S    10.2.3 電源管理芯片76801及767D325  10.3 電路原理圖  10.4 小結參考文獻

章節(jié)摘錄

　　大多FPGA設計的教材及參考書在講解設計流程時，均把設計綜合放在功能仿真之后，原因是功能仿真只是對設計輸入的語法進行檢查及仿真，不涉及到具體的電路綜合及實現(xiàn)。換句話說，即使你寫出的代碼最終無法綜合成具體電路，功能仿真也可能正確無誤。作者認為，如果辛辛苦苦寫出的代碼最終無法綜合成電路，即根本不是一個可能實現(xiàn)的設計，這種情況下還不盡早檢查設計并修改，而是費盡心思追求功能仿真的正確性，豈不是在進一步浪費你寶貴的時間？所以，在設計輸入完成后，先對設計綜合一下，看看你的設計是否能形成電路，再去進行仿真可能會更好些。所謂設計綜合，也就是將HDL語言、原理圖等設計輸入翻譯成由與、或、非門、觸發(fā)器等基本邏輯單元組成的邏輯連接，并形成edf和edn等格式的文件，供布局布線器進行實現(xiàn)。如第1章可編程邏輯器件基礎中所述，F(xiàn)PGA／CPLD器件內部本身是由一些基本的組合邏輯門、觸發(fā)器、存儲器等元素組成，綜合的過程也就是將我們通過語言或繪圖描述的功能電路自動編譯成基本邏輯單元組合的過程。這好比用Protel設計時，設計好電路原理圖后，要將原理圖轉換成網(wǎng)表文件，如果沒有為每個原理圖中的元件指定器件封裝，或元件庫中沒有指定的元件封裝，則在轉換成網(wǎng)表文件并進行后期布局布線時無法進行下去。同樣，如果HDL輸入語句本身沒有與之對應的硬件實現(xiàn)（后續(xù)章節(jié)會講到，一些。HDL語法無法實現(xiàn)成具體電路，如延時語句等），自然也就無法將設計綜合成正確的電路，這樣的設計即使在功能、語法上是正確的，在硬件上卻無法找到與之相對應的邏輯單元來實現(xiàn)。

編輯推薦

　　合理安排章節(jié)內容，輕松學習FPGA技術，詳解硬件語言特點，迅速掌握編程技巧，深度剖析典型問題，順利理清開發(fā)思路，講解完整實例應用，體會FPGA學習樂趣。

圖書封面

圖書標簽Tags

無

評論、評分、閱讀與下載

---

    FPGA/VHDL設計入門與進階 PDF格式下載

---