數(shù)字電子技術(shù)基礎(chǔ)及應(yīng)用

內(nèi)容概要

本書從實(shí)用數(shù)字電子技術(shù)的基礎(chǔ)理論知識(shí)出發(fā)，介紹了數(shù)字電子技術(shù)的基本概念、各種常用集成電路芯片的特性及其應(yīng)用電路，同時(shí)給出了典型實(shí)驗(yàn)和項(xiàng)目設(shè)計(jì)。全書主要包括數(shù)字邏輯基礎(chǔ)、邏輯電路基本單元、組合邏輯電路、時(shí)序邏輯電路、脈沖信號(hào)的產(chǎn)生與整形、模／數(shù)和數(shù)／模轉(zhuǎn)換電路、CPLD／FPGA系統(tǒng)設(shè)計(jì)初步、項(xiàng)目設(shè)計(jì)等內(nèi)容，并配有較多的例題和習(xí)題。本書保持了電子技術(shù)專業(yè)知識(shí)的系統(tǒng)性和實(shí)用性，內(nèi)容精練、重點(diǎn)突出。    本書適合作為高等職業(yè)院校中計(jì)算機(jī)、電子、通信、機(jī)電等工科專業(yè)的教材，也可作為大中專院校師生的專業(yè)參考書。    本書配套授課電子課件，需要的教師可登錄www.cmpedu.com免費(fèi)注冊(cè)，審核通過后下載，或聯(lián)系編輯索取(QQ：81922385，電話：010-88379739)。

書籍目錄

出版說明前言第1章  數(shù)字邏輯基礎(chǔ)  1.1  數(shù)字電路概述    1.1.1  數(shù)字信號(hào)與數(shù)字電路    1.1.2  數(shù)字電路的特點(diǎn)與分類    1.1.3  脈沖波形的主要參數(shù)  1.2  數(shù)制與編碼    1.2.1  數(shù)制    1.2.2  數(shù)制轉(zhuǎn)換    1.2.3  編碼  1.3  邏輯代數(shù)基礎(chǔ)    1.3.1  三種基本邏輯關(guān)系及運(yùn)算    1.3.2  幾種常見的復(fù)合邏輯關(guān)系    1.3.3  邏輯函數(shù)及其表示法    1.3.4  邏輯代數(shù)的基本定律和規(guī)則    1.3.5  邏輯函數(shù)的公式化簡(jiǎn)法    1.3.6  邏輯函數(shù)的卡諾圖化簡(jiǎn)法  1.4  習(xí)題第2章  邏輯電路基本單元  2.1  門電路的功能及應(yīng)用    2.1.1  半導(dǎo)體器件的開關(guān)特性    2.1.2  分立元件門電路    2.1.3  TTL集成門電路    2.1.4  CMOS集成門電路  2.2  實(shí)驗(yàn)一  門電路的認(rèn)識(shí)與測(cè)試  2.3  觸發(fā)器功能及應(yīng)用    2.3.1  基本RS觸發(fā)器    2.3.2  同步觸發(fā)器    2.3.3  邊沿觸發(fā)器    2.3.4  觸發(fā)器的轉(zhuǎn)換  2.4  實(shí)驗(yàn)二  觸發(fā)器功能測(cè)試  2.5  習(xí)題第3章  組合邏輯電路  3.1  組合邏輯電路的分析方法和設(shè)計(jì)方法    3.1.1  組合邏輯電路的分析方法    3.1.2  組合邏輯電路的設(shè)計(jì)方法    3.1.3  組合邏輯電路的競(jìng)爭(zhēng)與冒險(xiǎn)  3.2  加法器的功能及應(yīng)用    3.2.1  半加器和全加器    3.2.2  加法器    3.2.3  加法器的應(yīng)用  3.3  實(shí)驗(yàn)三  加法器功能測(cè)試和級(jí)聯(lián)  3.4  數(shù)值比較器的功能及應(yīng)用    3.4.1  一位數(shù)值比較器    3.4.2  四位數(shù)值比較器    3.4.3  數(shù)值比較器的擴(kuò)展  3.5  編碼器功能及應(yīng)用    3.5.1  二進(jìn)制編碼器    3.5.2  二一十進(jìn)制編碼器    3.5.3  優(yōu)先編碼器  3.6  譯碼器功能及應(yīng)用    3.6.1  二進(jìn)制譯碼器    3.6.2  二一十進(jìn)制譯碼器    3.6.3  顯示譯碼器    3.6.4  用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)  3.7  實(shí)驗(yàn)四  編碼、譯碼及顯示電路的構(gòu)成  3.8  數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能及應(yīng)用    3.8.1  數(shù)據(jù)選擇器    3.8.2  數(shù)據(jù)分配器    3.8.3  數(shù)據(jù)選擇器的應(yīng)用  3.9  只讀存儲(chǔ)器    3.9.1  ROM的結(jié)構(gòu)及工作原理    3.9.2  ROM的應(yīng)用  3.10  可編程邏輯器件    3.10.1  PLD的基本結(jié)構(gòu)    3.10.2  PLD的分類    3.10.3  PLD器件應(yīng)用  3.11  習(xí)題第4章  時(shí)序邏輯電路  4.1  時(shí)序邏輯電路的分析和設(shè)計(jì)方法    4.1.1  時(shí)序邏輯電路概述    4.1.2  同步時(shí)序邏輯電路分析方法    4.1.3  異步時(shí)序邏輯電路分析方法    4.1.4  同步時(shí)序邏輯電路設(shè)計(jì)方法  4.2  計(jì)數(shù)器的功能及應(yīng)用    4.2.1  二進(jìn)制計(jì)數(shù)器    4.2.2  十進(jìn)制計(jì)數(shù)器    4.2.3  N進(jìn)制計(jì)數(shù)器  4.3  實(shí)驗(yàn)五  計(jì)數(shù)、顯示電路的構(gòu)成  4.4  寄存器的功能及應(yīng)用    4.4.1  基本寄存器    4.4.2  移位寄存器    4.4.3  寄存器的應(yīng)用  4.5  實(shí)驗(yàn)六  寄存器構(gòu)成彩燈控制器  4.6  隨機(jī)存取存儲(chǔ)器    4.6.1  RAM的結(jié)構(gòu)    4.6.2  RAM的擴(kuò)展  4.7  習(xí)題第5章  脈沖信號(hào)的產(chǎn)生與整形    5.1  概述    5.2  多諧振蕩器    5.2.1  由門電路構(gòu)成的多諧振蕩器    5.2.2  555定時(shí)器的結(jié)構(gòu)和工作原理    5.2.3  由555定時(shí)器構(gòu)成的多諧振蕩器    5.2.4  多諧振蕩器的應(yīng)用  5.3  實(shí)驗(yàn)七  用555定時(shí)器構(gòu)成多諧振蕩器  5.4  單穩(wěn)態(tài)觸發(fā)器    5.4.1  由門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器    5.4.2  由555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器    5.4.3  單穩(wěn)態(tài)觸發(fā)器的應(yīng)用  5.5  施密特觸發(fā)器    5.5.1  由門電路構(gòu)成的施密特觸發(fā)器    5.5.2  由555定時(shí)器構(gòu)成的施密特觸發(fā)器    5.5.3  施密特觸發(fā)器的應(yīng)用  5.6  習(xí)題第6章  模／數(shù)和數(shù)／模轉(zhuǎn)換電路  6.1  概述  6.2  模／數(shù)轉(zhuǎn)換器    6.2.1  A／D轉(zhuǎn)換器的基本原理    6.2.2  常用A／D轉(zhuǎn)換電路    6.2.3  A／D轉(zhuǎn)換器的主要參數(shù)    6.2.4  集成A／D轉(zhuǎn)換器及應(yīng)用  6.3  數(shù)／模轉(zhuǎn)換器    6.3.1  D／A轉(zhuǎn)換器的基本原理    6.3.2  常用D／A轉(zhuǎn)換器    6.3.3  D／A轉(zhuǎn)換器的主要參數(shù)    6.3.4  集成D／A轉(zhuǎn)換器及應(yīng)用  6.4  實(shí)驗(yàn)八A／D、D／A轉(zhuǎn)換實(shí)驗(yàn)  6.5  習(xí)題第7章  CPLD／FPGA系統(tǒng)設(shè)計(jì)初步  7.1  CPLD／FPGA系統(tǒng)設(shè)計(jì)概述    7.1.1  CPLD／FPGA的基本結(jié)構(gòu)和特點(diǎn)    7.1.2  CPLD／FPGA的設(shè)計(jì)方法    7.1.3  CPLD／FPGA的編程語言和開發(fā)工具  7.2  QuartusⅡ軟件平臺(tái)簡(jiǎn)介    7.2.1  QuartusⅡ軟件簡(jiǎn)介    7.2.2  QuartusⅡ軟件設(shè)計(jì)流程  7.3  VHDL語言編程基礎(chǔ)    7.3.1  VHDL程序設(shè)計(jì)基本結(jié)構(gòu)    7.3.2  VHDL語言要素    7.3.3  VHDL基本描述語句  7.4  基本邏輯電路的VHDL設(shè)計(jì)    7.4.1  組合邏輯電路設(shè)計(jì)舉例    7.4.2  時(shí)序邏輯電路設(shè)計(jì)舉例  7.5  實(shí)驗(yàn)九  基本邏輯電路的VHDL設(shè)計(jì)  7.6  習(xí)題第8章  項(xiàng)目設(shè)計(jì)  8.1  數(shù)字電子鐘的設(shè)計(jì)與制作    8.1.1  項(xiàng)目任務(wù)書    8.1.2  項(xiàng)目指導(dǎo)書  8.2  智力競(jìng)賽搶答器的設(shè)計(jì)與制作    8.2.1  項(xiàng)目任務(wù)書    8.2.2  項(xiàng)目指導(dǎo)書  8.3  數(shù)字溫度計(jì)的設(shè)計(jì)與制作    8.3.1  項(xiàng)目任務(wù)書    8.3.2  項(xiàng)目指導(dǎo)書  8.4  基于FPGA的簡(jiǎn)易信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)    8.4.1  項(xiàng)目任務(wù)書    8.4.2  項(xiàng)目指導(dǎo)書參考文獻(xiàn)

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字電子技術(shù)基礎(chǔ)及應(yīng)用 PDF格式下載

---