吉規(guī)模集成電路互連工藝及設(shè)計

前言

　　國際半導(dǎo)體技術(shù)發(fā)展路線圖（ITRS）預(yù)計到2011年將制造出吉規(guī)模集成電路（GSI），即在單個芯片（die）上集成了多達(dá)10億只晶體管。在這個集成10億只晶體管的芯片上，由金屬線構(gòu)成的互連系統(tǒng)為每個晶體管提供電源、為鎖存器和動態(tài)電路提供低偏差的同步時鐘信號，并且在芯片內(nèi)傳輸數(shù)據(jù)與控制信號。GSI電路采用多層互連網(wǎng)絡(luò)，9～10個疊加的金屬布線層將產(chǎn)生10億億個耦合電感與耦合電容，導(dǎo)致GSI互連系統(tǒng)的分析模型非常復(fù)雜，使得其設(shè)計復(fù)雜度也非常巨大。本書闡述了21世紀(jì)GSI互連工藝與設(shè)計所面臨的挑戰(zhàn)及其帶來的機(jī)遇?！　”緯鴧R聚了來自佐治亞理工學(xué)院、麻省理工學(xué)院（MIT）、斯坦福大學(xué)等學(xué)術(shù)界研究成果，以及來自IBM公司T.J.Watson研究中心、LSILogic公司和SUN微系統(tǒng)公司等產(chǎn)業(yè)界研究成果。本書內(nèi)容獨(dú)特，涵蓋了廣泛的IC互連研究內(nèi)容，下至IBM公司開創(chuàng)的革命性的銅互連工藝，上至面向互連的計算機(jī)體系結(jié)構(gòu)。權(quán)威學(xué)者在書中對互連工藝與設(shè)計技術(shù)進(jìn)行了全方位、多視角的論述，有助于讀者理解作為下一代半導(dǎo)體工業(yè)里程碑的吉規(guī)模集成電路的具體內(nèi)涵。

內(nèi)容概要

本書是集成電路互連設(shè)計領(lǐng)域的一部力作，匯聚了來自北美著名高校與研究機(jī)構(gòu)的研究成果，涵蓋了IC互連的研究內(nèi)容：上至面向互連的計算機(jī)體系結(jié)構(gòu)，下至1BM公司開創(chuàng)的革命性的銅互連工藝。目前包括多核CPU在內(nèi)的主流高端芯片均是吉規(guī)模集成電路，權(quán)威學(xué)者在書中對互連工藝與設(shè)計技術(shù)所進(jìn)行的全方位多視角論述，有助于讀者理解吉規(guī)模集成電路的具體技術(shù)內(nèi)涵。    本書可供從事IC設(shè)計的相關(guān)技術(shù)人員參考，也可作為微電子專業(yè)高年級本科生和研究生的教材。

書籍目錄

譯者序原書前言第1章  GSI所帶來的互連機(jī)遇  1.1  引言  1.2  互連問題  1.3  反向縮小技術(shù)  1.4  片上系統(tǒng)  1.5  三維集成  1.6  輸入/輸出互連的強(qiáng)化  1.7  光子互連  1.8  小結(jié)  參考文獻(xiàn)第2章  用于硅材料CMOS邏輯的銅材料BEOL互連技術(shù)  2.1  引言  2.2  BEOL演化  2.3  銅的特性  2.4  銅的電鍍  2.5  銅互連的可靠性  2.6  銅互連的生產(chǎn)  2.7  小結(jié)  參考文獻(xiàn)第3章  互連線電阻、電容、電感寄生參數(shù)的提取  3.1  引言  3.2  電磁方程  3.3  電阻提取  3.4  電容提取  3.5  電感提取  3.6  小結(jié)  參考文獻(xiàn)第4章  分布式RC和RLC瞬態(tài)模型  4.1  引言  4.2  分布式RC模型  4.3  分布式RLC模型  4.4  非理想返回路徑  4.5  小結(jié)  參考文獻(xiàn)第5章  電源、時鐘和全局信號傳輸  5.1  引言  5.2  全局信號互連建模  5.3  全局時鐘傳輸建模  5.4  全局電源供電建模  5.5  全局互連的集成架構(gòu)  5.6  小結(jié)  參考文獻(xiàn)第6章  隨機(jī)多層互連的建模與優(yōu)化  6.1  引言  6.2  線長分布模型  6.3  線網(wǎng)模型近似  6.4  與實(shí)際數(shù)據(jù)的比較  6.5  關(guān)鍵路徑模型  6.6  動態(tài)功耗模型  6.7  最優(yōu)咒階多層互連架構(gòu)  6.8  小結(jié)  參考文獻(xiàn)第7章  以互連為中心的計算機(jī)體系結(jié)構(gòu)  7.1  引言和研究動機(jī)  7.2  面向互連的體系結(jié)構(gòu)  7.3  互連需求模型  7.4  相關(guān)研究  7.5  GENESYS的組織和模型  7.6  異構(gòu)型體系結(jié)構(gòu)模型  7.7  系統(tǒng)設(shè)計分析  7.8  互連需求及其與體系結(jié)構(gòu)的關(guān)系  7.9  小結(jié)  參考文獻(xiàn)第8章  芯片到模塊間的互連  8.1  引言  8.2  封裝和芯片到模塊的發(fā)展趨勢  8.3  微通孔印制電路板技術(shù)  8.4  用于GSI的芯片到模塊問互連  參考文獻(xiàn)第9章  三維芯片DSM工藝互連的性能建模與分析  9.1  引言  9.2  三維芯片的研究動機(jī)  9.3  本章的研究范圍  9.4  三維集成電路面積與性能估計  9.5  三維芯片的挑戰(zhàn)  9.6  三維芯片對電路設(shè)計和片上系統(tǒng)應(yīng)用帶來的影響  9.7  三維芯片工藝回顧  9.8  小結(jié)  參考文獻(xiàn)第10章  硅微光子學(xué)  10.1  引言  10.2  光學(xué)互連  10.3  單片硅微光子學(xué)  10.4  光學(xué)時鐘傳輸與數(shù)據(jù)I/O  10.5  小結(jié)  參考文獻(xiàn)

章節(jié)摘錄

　　2.6.1 加工方法的變化　　雖然由鋁銅刻蝕工藝到銅大馬士革工藝的轉(zhuǎn)換的確是一個革命，這個轉(zhuǎn)換實(shí)際上只要對多芯片生產(chǎn)的加工環(huán)節(jié)進(jìn)行一個小的改變就能得到。為了充分利用現(xiàn)有的設(shè)備實(shí)現(xiàn)這個轉(zhuǎn)換，我們需要增加的設(shè)備僅僅是一個自動鍍銅系統(tǒng)。這個轉(zhuǎn)換同時使得目前一些現(xiàn)有的設(shè)備，如用于金屬RIE、淀積一刻蝕二氧化硅等的設(shè)備，現(xiàn)在需要被淘汰。然而，雖然對加工設(shè)備的改變很小，我們需要花很大的功夫在現(xiàn)有的設(shè)備基礎(chǔ)上開發(fā)新的工藝以提高銅互連生產(chǎn)的良率。例如，這是第一次雙大馬士革工藝被用于多層互連生產(chǎn)，從而為了成功實(shí)現(xiàn)集成，我們需要克服大量的光刻和反應(yīng)離子刻蝕帶來的挑戰(zhàn)。人們還需要解決一些加工問題，如將介質(zhì)淀積工藝從填隙的應(yīng)用變?yōu)槠矫鎸娱g介質(zhì)的應(yīng)用帶來的問題。類似地，如我們在襯墊一節(jié)所討論的，我們需要開發(fā)新的壁壘淀積工藝。另外，還需要花大量的努力來開發(fā)銅和襯墊拋光的技術(shù)，這樣才能得到平面的互連。最后，很重要的是，我們需要認(rèn)識到這些所有工藝的集成帶來的挑戰(zhàn)。深刻地了解這些工藝之間的相互作用，以及它們對最終互連中銅的微觀結(jié)構(gòu)，以及銅和周圍襯墊和介質(zhì)材料的界面帶來的影響，對于得到一個高良率及高可靠性的銅互連是十分必要的?！　?.6.2 生產(chǎn)上的考慮　　對于一個低成本量產(chǎn)的工藝流程來說，關(guān)鍵是優(yōu)化每個單步工藝。另外，將這些工藝集成起來生產(chǎn)一個高良率、高可靠性的芯片也是至關(guān)重要的。例如，如圖2-9所示，通過適當(dāng)?shù)膬?yōu)化工藝化學(xué)過程的是可能實(shí)現(xiàn)無空洞無縫隙的單個互連的電鍍結(jié)構(gòu)的。

編輯推薦

　　國際半導(dǎo)體技術(shù)發(fā)展路線圖（ITRS）預(yù)計到2011年將制造出吉規(guī)模集成電路（GSI）。即在單個芯片（die）上集成了多達(dá)10億只晶體管。在這個集成10億只晶體管的芯片上，由金屬線構(gòu)成的互連系統(tǒng)為每個晶體管提供電源、為鎖存器和動態(tài)電路提供低偏差的同步時鐘信號、并且在芯片內(nèi)傳輸數(shù)據(jù)與控制信號。GSI電路采用多層互連網(wǎng)絡(luò)，9至10個疊加的金屬布線層將產(chǎn)生10億億個耦合電感與耦合電容，導(dǎo)致GSI互連系統(tǒng)的分析模型非常復(fù)雜，使得其設(shè)計復(fù)雜度也非常巨大。《吉規(guī)模集成電路互連工藝及設(shè)計》就闡述了21世紀(jì)GSI互連工藝與設(shè)計所面臨的挑戰(zhàn)及其帶來的機(jī)遇。　　《吉規(guī)模集成電路互連工藝及設(shè)計》匯聚了來自佐治亞理工學(xué)院、麻省理工學(xué)院（MIT）、斯坦福大學(xué)等學(xué)術(shù)界研究成果，以及來自IBM公司T.J.Watson研究中心、LSILogic公司和SUN微系統(tǒng)公司等產(chǎn)業(yè)界研究成果?！都?guī)模集成電路互連工藝及設(shè)計》內(nèi)容獨(dú)特，涵蓋了廣泛的IC互連研究內(nèi)容，下至IBM革命性的銅互連工藝，上至面向互連的計算機(jī)體系結(jié)構(gòu)。權(quán)威學(xué)者在書中對互連工藝與設(shè)計技術(shù)進(jìn)行了全方位、多視角的論述，有助于讀者理解作為下一代半導(dǎo)體工業(yè)里程碑的吉規(guī)模集成電路的具體內(nèi)涵。

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    吉規(guī)模集成電路互連工藝及設(shè)計 PDF格式下載

---