高級(jí)FPGA設(shè)計(jì)

前言

　　FPGA技術(shù)自20世紀(jì)80年代中期出現(xiàn)至今，經(jīng)歷了20多年的發(fā)展，正在得到越來(lái)越廣泛的應(yīng)用，包括各個(gè)領(lǐng)域的數(shù)字系統(tǒng)、數(shù)字信號(hào)處理(DSP)系統(tǒng)和嵌入式系統(tǒng)都會(huì)用到FPGA器件。與此同時(shí)，F(xiàn)PGA也引起電子設(shè)計(jì)技術(shù)的深刻變革，F(xiàn)PGA的可編程特性使得設(shè)計(jì)者可以在應(yīng)用現(xiàn)場(chǎng)，利用計(jì)算機(jī)上自動(dòng)化設(shè)計(jì)軟件完成數(shù)字系統(tǒng)產(chǎn)品樣機(jī)的設(shè)計(jì)、更新和調(diào)試，不僅縮短了產(chǎn)品的上市時(shí)間，而且也能適應(yīng)技術(shù)標(biāo)準(zhǔn)和協(xié)議的更新和升級(jí)，延長(zhǎng)了產(chǎn)品的壽命周期?！　PGA技術(shù)的這些特點(diǎn)要求設(shè)計(jì)者的設(shè)計(jì)能力不斷提高，除了自動(dòng)化設(shè)計(jì)軟件在不斷完善和升級(jí)，還要求設(shè)計(jì)者有更豐富的系統(tǒng)設(shè)計(jì)知識(shí)、軟／硬件的設(shè)計(jì)本領(lǐng)和面對(duì)實(shí)際問(wèn)題的處理能力。為了滿足廣大FPGA設(shè)計(jì)者的上述需要，獲得明尼蘇達(dá)大學(xué)電子工程理科碩士學(xué)位的Steve Kilts，作為Spectrum Design Solutions的共同創(chuàng)建者和主要工程師，他與他的團(tuán)隊(duì)已經(jīng)成功地完成許多委托項(xiàng)目，作者具有豐富和廣泛的FPGA設(shè)計(jì)經(jīng)驗(yàn)，包括在音頻、DSP、高速計(jì)算和總線結(jié)構(gòu)、IC測(cè)試、工業(yè)自動(dòng)化和控制、嵌入微處理器、PCI、醫(yī)療系統(tǒng)設(shè)計(jì)、商用飛機(jī)和ASIC樣機(jī)等廣泛的領(lǐng)域。同時(shí)他在瞄準(zhǔn)速度高、面積小和功率低的FPGA設(shè)計(jì)中進(jìn)行性能的舍取方面積累了多年的經(jīng)驗(yàn)?！　?ldquo;高級(jí)FPGA設(shè)計(jì)——結(jié)構(gòu)、實(shí)現(xiàn)和優(yōu)化”一書強(qiáng)調(diào)FPGA設(shè)計(jì)和實(shí)現(xiàn)中的高級(jí)課題，工程師和計(jì)算機(jī)科學(xué)家通過(guò)此書可以加速掌握FPGA設(shè)計(jì)的學(xué)習(xí)過(guò)程，由于強(qiáng)調(diào)實(shí)際的設(shè)計(jì)，邏輯和實(shí)踐的方法，使讀者可應(yīng)對(duì)特殊的設(shè)計(jì)挑戰(zhàn)，顯著減少設(shè)計(jì)中的彎路，使讀者增長(zhǎng)和補(bǔ)充可行的經(jīng)驗(yàn)，這些實(shí)用的參考包括：　　·說(shuō)明每個(gè)課題的波形圖和電路圖　　·用Verilog程序說(shuō)明典型問(wèn)題的例子　　·給出大量應(yīng)用的案例研究　　·每章結(jié)尾的小結(jié)　　此書按照典型的設(shè)計(jì)流程來(lái)安排各章的次序。前幾章討論結(jié)構(gòu)，然后是仿真，再是綜合，接著是布圖等。書中其余的章節(jié)是實(shí)例，作者選擇Verilog作為硬件描述語(yǔ)言，選擇Xilinx公司作為FPGA的銷售商，選擇Synplicity作為綜合和布圖的工具，書中覆蓋的課題可以方便地映射到VHDL語(yǔ)言、Altera銷售商、Mentor Graphics的工具，所以，即使對(duì)于使用其他技術(shù)的讀者，此書仍然是有價(jià)值的?！　?duì)于為了獲得高層次FPGA設(shè)計(jì)技巧的工程師和計(jì)算機(jī)科學(xué)家來(lái)說(shuō)，本書是理想的。同時(shí)，本書可用來(lái)作為內(nèi)行經(jīng)驗(yàn)的參考，對(duì)電子工程和計(jì)算機(jī)科學(xué)的高年級(jí)學(xué)生和碩士生來(lái)說(shuō)，本書也是一本杰出的教科書?！　±畹ず蛣却T士生參與了本書的翻譯過(guò)程，討論過(guò)許多理解和翻譯方面的問(wèn)題，但是由于譯者水平有限，譯文中難免有不妥當(dāng)、不確切乃至錯(cuò)誤之處，敬請(qǐng)讀者批評(píng)指正。

內(nèi)容概要

本書主要講解了FPGA設(shè)計(jì)、方法和實(shí)現(xiàn)。這本書略去了不太必要的理論、推測(cè)未來(lái)的技術(shù)、過(guò)時(shí)工藝的細(xì)節(jié)，用簡(jiǎn)明、扼要的方式描述FPGA中的關(guān)鍵技術(shù)。主要內(nèi)容包括：設(shè)計(jì)速度高、體積小、功耗低的體系結(jié)構(gòu)方法，時(shí)鐘區(qū)域，實(shí)現(xiàn)數(shù)學(xué)函數(shù)，浮點(diǎn)單元，復(fù)位電路，仿真，綜合優(yōu)化，布圖，靜態(tài)時(shí)序分析等?！　”緯讯嗄晖茝V到諸多公司和工程師團(tuán)隊(duì)的經(jīng)驗(yàn)以及由白皮書和應(yīng)用要點(diǎn)匯集的許多知識(shí)進(jìn)行濃縮，可以幫助讀者成為高級(jí)的FPGA設(shè)計(jì)者。本書以FPGA設(shè)計(jì)為主題，覆蓋了實(shí)踐過(guò)程中最可能遇到的深層次問(wèn)題，并提供了經(jīng)驗(yàn)指導(dǎo)。在某些方面，本書能夠取代有限的工業(yè)經(jīng)歷，免去讀者學(xué)習(xí)的困難。這種先進(jìn)的，實(shí)用的方法，成為此書的特色?！　∵@本書把多年推廣到諸多公司和工程師團(tuán)隊(duì)的經(jīng)驗(yàn)以及由專門的白皮書和應(yīng)用要點(diǎn)匯集的許多知識(shí)進(jìn)行濃縮，可以用來(lái)完善工程師的知識(shí)，幫助他們成為高級(jí)的FPGA設(shè)計(jì)者。

作者簡(jiǎn)介

Steve Kilts，Spectrum Design Solutions公司的創(chuàng)始人之一，首席設(shè)計(jì)工程師。Steve擁有廣泛的FPGA設(shè)計(jì)經(jīng)驗(yàn)，包括應(yīng)用在DSP、高速計(jì)算和總線體系結(jié)構(gòu)、集成電路測(cè)試系統(tǒng)、工業(yè)自動(dòng)化和控制、音頻、視頻、嵌入式微處理器、PCI、醫(yī)療系統(tǒng)設(shè)計(jì)，商業(yè)航空和ASIC原型。Steve和他的

書籍目錄

譯者序前言第1章　高速度結(jié)構(gòu)設(shè)計(jì)　1.1　高流量　1.2　低時(shí)滯　1.3　時(shí)序　　1.3.1　添加寄存器層次　　1.3.2　并行結(jié)構(gòu)　　1.3.3　展平邏輯結(jié)構(gòu)　　1.3.4　寄存器平衡　　1.3.5　重新安排路徑　1.4　小結(jié)第2章　面積結(jié)構(gòu)設(shè)計(jì)　2.1　折疊流水線　2.2　基于控制的邏輯復(fù)用　2.3　資源共享　2.4　復(fù)位對(duì)面積的影響　　2.4.1　無(wú)復(fù)位的資源　　2.4.2　無(wú)置位的資源　　2.4.3　無(wú)同步復(fù)位的資源　　2.4.4　復(fù)位RAM　　2.4.5　利用置位/復(fù)位觸發(fā)器引腳　2.5　小結(jié)第3章　功耗結(jié)構(gòu)設(shè)計(jì)　3.1　時(shí)鐘控制　　3.1.1　時(shí)鐘偏移　　3.1.2　控制偏移　3.2　輸入控制　3.3　減少供電電壓　3.4　雙沿觸發(fā)觸發(fā)器　3.5　修改終端　3.6　小結(jié)第4章　設(shè)計(jì)實(shí)例：高級(jí)加密標(biāo)準(zhǔn)　4.1　AES結(jié)構(gòu)　　4.1.1　一級(jí)字節(jié)代換　　4.1.2　零級(jí)行間移位　　4.1.3　兩個(gè)流水線級(jí)列混合　　4.1.4　一級(jí)輪密鑰加　　4.1.5　緊縮結(jié)構(gòu)　　4.1.6　部分流水線結(jié)構(gòu)　　4.1.7　完全流水線結(jié)構(gòu)　4.2　性能與面積　4.3　其他的優(yōu)化第5章　高級(jí)設(shè)計(jì)　5.1　抽象設(shè)計(jì)技術(shù)　5.2　圖形狀態(tài)機(jī)　5.3　DSP設(shè)計(jì)　5.4　軟硬件協(xié)同設(shè)計(jì)　5.5　小結(jié)第6章　時(shí)鐘區(qū)域　6.1　跨越時(shí)鐘區(qū)域　　6.1.1　準(zhǔn)穩(wěn)態(tài)　　6.1.2　解決方案一：相位控制　　6.1.3　解決方案二：雙跳技術(shù)　　6.1.4　解決方案三：FIFO結(jié)構(gòu)　　6.1.5　分割同步模塊　6.2　在ASIC樣機(jī)中的門控時(shí)鐘　　6.2.1　時(shí)鐘模塊　　6.2.2　選通移除　6.3　小結(jié)第7章　設(shè)計(jì)實(shí)例：12S與SPDIF　7.1　I2S　　7.1.1　協(xié)議　　7.1.2　硬件結(jié)構(gòu)　　7.1.3　分析　7.2　SPDIF　　7.2.1　協(xié)議　　7.2.2　硬件結(jié)構(gòu)　　7.2.3　分析第8章　實(shí)現(xiàn)數(shù)學(xué)函數(shù)第9章　設(shè)計(jì)實(shí)例：浮點(diǎn)單元第10章　復(fù)位電路第11章　高級(jí)仿真第12章　綜合編碼第13章　設(shè)計(jì)實(shí)例：安全散列算法第14章　綜合優(yōu)化第15章　布圖第16章　布局布線優(yōu)化第17章　設(shè)計(jì)實(shí)例：微處理器第18章　靜態(tài)時(shí)序分析第19章　PCB的問(wèn)題附錄A　AES密碼的流水線級(jí)附錄B　SRC處理器的頂層模塊參考文獻(xiàn)

章節(jié)摘錄

　　第11章 高級(jí)仿真　　因?yàn)樵诳焖賹?shí)現(xiàn)、FPGA編程和系統(tǒng)內(nèi)診斷等最近的進(jìn)展，許多FPGA設(shè)計(jì)者正花費(fèi)較少的時(shí)間產(chǎn)生綜合性的仿真測(cè)試臺(tái)，更多地依靠硬件診斷校驗(yàn)其設(shè)計(jì)。許多現(xiàn)代的FPGA設(shè)計(jì)者的一種趨向是只為單個(gè)模塊編寫“快和亂”的仿真，而不管頂層的仿真，急于要直接跳到硬件。這個(gè)當(dāng)然不是在常規(guī)工業(yè)的情況，例如醫(yī)療或航空，但是成千個(gè)新的非常規(guī)工業(yè)中有許多最近引入FPGA的能力，雖然系統(tǒng)內(nèi)診斷已經(jīng)變得十分靈活，針對(duì)這類診斷和設(shè)計(jì)有效性的設(shè)計(jì)方法已經(jīng)成熟，但是對(duì)產(chǎn)生綜合性的、完全自動(dòng)仿真的環(huán)境有不少遺憾?！　”菊掠懻撛S多技術(shù)包含為校驗(yàn)FPGA設(shè)計(jì)產(chǎn)生一個(gè)有用的仿真環(huán)境，描述大量的已經(jīng)在許多工業(yè)上工作證明的探索材料。在本章的課程期間，將要討論以下內(nèi)容。　　·構(gòu)造一個(gè)測(cè)試臺(tái)　　測(cè)試臺(tái)的元件　　測(cè)試臺(tái)相應(yīng)的流程包含主要的線程、時(shí)鐘產(chǎn)生和測(cè)試案例結(jié)論　　·利用.MATIAB等工具產(chǎn)生系統(tǒng)激勵(lì)　　·為公共接口的總線功能模塊　　·透徹地了解整個(gè)覆蓋的激勵(lì)　　·為校驗(yàn)、診斷和功率估計(jì)運(yùn)行門級(jí)仿真　　·共同的測(cè)試臺(tái)陷阱和模型化器件的相應(yīng)方法11.1測(cè)試臺(tái)結(jié)構(gòu)　　產(chǎn)生一個(gè)有用的仿真環(huán)境的第一步是建立和組織相應(yīng)的測(cè)試臺(tái)。測(cè)試臺(tái)是仿真中的頂層模塊，即負(fù)責(zé)把全部模塊接合在一起。通常，測(cè)試臺(tái)將提供的各部分激勵(lì)與設(shè)計(jì)的尺寸和復(fù)雜度有關(guān)。一個(gè)設(shè)計(jì)差的測(cè)試臺(tái)一般是把原始設(shè)計(jì)快速和無(wú)序地組織起來(lái)，可能增長(zhǎng)成離散行為的結(jié)構(gòu)和激勵(lì)等龐大的事物，沒(méi)有一個(gè)人可以讀懂和完全理解?！　?1.1.1測(cè)試臺(tái)元件　　頂層的測(cè)試臺(tái)可以按照?qǐng)Dll-1抽象地模型化。　　測(cè)試臺(tái)是在仿真中的頂層模塊，把系統(tǒng)模型中的所有子元件接合在一起。一般駐留在測(cè)試，臺(tái)內(nèi)的測(cè)試過(guò)程管理仿真的主要線程和測(cè)試流程。這個(gè)進(jìn)程定義運(yùn)行哪個(gè)測(cè)試，利用哪個(gè)矢量、數(shù)據(jù)如何存入和報(bào)告?！　∪值募?lì)表示應(yīng)用于整個(gè)系統(tǒng)的基本矢量。這些矢量的大多數(shù)包括系統(tǒng)時(shí)鐘、復(fù)位，以及置系統(tǒng)進(jìn)入仿真相應(yīng)狀態(tài)的任何初始條件?！　∮布Ｐ屯瑯釉跍y(cè)試臺(tái)中調(diào)用，它們是在仿真中處于測(cè)試下的器件，有最后將要在FPGA中實(shí)現(xiàn)的模塊。通常，在測(cè)試臺(tái)中只有一個(gè)硬件模型，即在FPGA中的頂層模型。

圖書封面

圖書標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    高級(jí)FPGA設(shè)計(jì) PDF格式下載

---