數(shù)字邏輯原理與應(yīng)用

前言

　　“數(shù)字邏輯”是計算機(jī)、電子與通信等專業(yè)的重要專業(yè)基礎(chǔ)課，也是電子計算機(jī)的基礎(chǔ)理論之一。　　21世紀(jì)以來，我國高等教育教學(xué)理念進(jìn)一步發(fā)展，素質(zhì)教育得到了重視，提出了培養(yǎng)知識面寬、面向應(yīng)用的高素質(zhì)人才的教學(xué)目標(biāo)。在這一背景下，數(shù)字邏輯課程與其他專業(yè)課一樣，面臨內(nèi)容增加，學(xué)時壓縮的矛盾。研究新形勢下課程的教學(xué)內(nèi)容，改革優(yōu)化教學(xué)內(nèi)容體系，是解決問題的基本途徑。在此背景下，我們根據(jù)計算機(jī)教學(xué)指導(dǎo)委員會的教學(xué)大綱要求，并參考IEEE／ACM-CS相關(guān)最新教程編寫了本書。在傳統(tǒng)數(shù)字邏輯課程的基礎(chǔ)上，增加了近年來涌現(xiàn)出的一些新技術(shù)、新方法?？紤]到學(xué)時壓縮問題，教材部分章節(jié)內(nèi)容可選，以適應(yīng)不同學(xué)時計劃的要求。　　全書共分9章，第1章為數(shù)制和編碼，介紹了數(shù)字系統(tǒng)中常用的數(shù)制及轉(zhuǎn)換、碼制和編碼。第2章為邏輯代數(shù)基礎(chǔ)，介紹了邏輯代數(shù)、邏輯函數(shù)及函數(shù)化簡。第3章為邏輯門電路，主要介紹了分立元件門電路和TTL門電路。第4章為組合邏輯電路，介紹了組合邏輯電路的分析和設(shè)計方法以及典型中規(guī)模器件的原理和應(yīng)用。第5章為同步時序電路，主要介紹了同步時序電路的結(jié)構(gòu)、分析和設(shè)計，同時對觸發(fā)器和時序機(jī)也作了介紹。第6章為異步時序電路，介紹了脈沖異步電路和電平異步電路的分析和設(shè)計。第7章為簡單可編程邏輯器件，主要介紹了可編程邏輯器件和PLD設(shè)計。第8章為復(fù)雜可編程邏輯器件，介紹了復(fù)雜可編程邏輯器件及其設(shè)計。第9章為數(shù)字系統(tǒng)設(shè)計初步，主要介紹了數(shù)字系統(tǒng)的組成和設(shè)計?！　⊥瓿扇績?nèi)容教學(xué)約需54學(xué)時，帶*的內(nèi)容難度較大，供有能力的讀者選學(xué)。　　本書是作者根據(jù)多年教學(xué)實(shí)踐，充分考慮到理科計算機(jī)專業(yè)特點(diǎn)而編寫的。其中TTL門電路和數(shù)字系統(tǒng)設(shè)計部分的內(nèi)容，是為了加強(qiáng)對理科學(xué)生電路知識和工程實(shí)踐能力培養(yǎng)而編寫的?！　”緯玫搅宋鞅贝髮W(xué)新世紀(jì)教學(xué)基金的支持，編寫過程得到了原計算機(jī)系硬件教研室全體教師的大力幫助，在此表示感謝。全書由郭軍任主編并統(tǒng)稿，劉驪、劉偉明、史穎參與了初稿的編寫，謝瑩參與了稿件的修改和校訂?！　”緯m合計算機(jī)、電子和網(wǎng)絡(luò)通信等專業(yè)作為數(shù)字邏輯課程本科和?？平滩氖褂?，也可以供相關(guān)工程技術(shù)人員參考。

內(nèi)容概要

　　本書從數(shù)字邏輯的基礎(chǔ)知識——數(shù)制和編碼入手，系統(tǒng)講述了邏輯代數(shù)基礎(chǔ)、邏輯門電路、組合邏輯電路和時序電路的相關(guān)知識，進(jìn)而介紹了可編程邏輯器件的原理和設(shè)計方法，以及Verilog硬件描述語言?！　”緯鴥?nèi)容全面新穎，既涵蓋了數(shù)字邏輯傳統(tǒng)的內(nèi)容體系，又合理吸收了現(xiàn)代邏輯電路設(shè)計的新技術(shù)、新方法，許多內(nèi)容是作者多年教學(xué)科研工作的總結(jié)。全書深入淺出，語言流暢，舉例豐富，精選了大量習(xí)題，并配有電子教案?！　”緯勺鳛楦叩葘W(xué)校計算機(jī)、電子與通信等相關(guān)專業(yè)的教材，也可作為從事邏輯電路設(shè)計的工程技術(shù)人員的參考書。

書籍目錄

出版說明前言第1章　數(shù)制和編碼1.1 進(jìn)位計數(shù)制1.1.1 進(jìn)位計數(shù)制的要素1.1.2 二進(jìn)制1.1.3 八進(jìn)制和十六進(jìn)制1.2 數(shù)制轉(zhuǎn)換1.2.1 二進(jìn)制數(shù)與十進(jìn)制數(shù)的轉(zhuǎn)換1.2.2 八進(jìn)制數(shù)、十六進(jìn)制數(shù)與二進(jìn)制數(shù)的轉(zhuǎn)換1.3 帶符號數(shù)的代碼表示1.3.1 機(jī)器數(shù)和真值1.3.2 帶符號數(shù)的表示方法1.3.3 機(jī)器數(shù)的定點(diǎn)與浮點(diǎn)表示法1.4 常用的數(shù)字字符編碼1.4.1 十進(jìn)制數(shù)的代碼表示1.4.2 字符的代碼表示習(xí)題一第2章　邏輯代數(shù)基礎(chǔ)2.1 邏輯代數(shù)的基本概念2.1.1 基本邏輯運(yùn)算2.1.2 運(yùn)算規(guī)則和復(fù)合運(yùn)算2.2 邏輯代數(shù)的基本公式及規(guī)則2.2.1 邏輯函數(shù)的概念2.2.2 邏輯代數(shù)的基本公式2.2.3 邏輯代數(shù)的重要規(guī)則和定理2.3 邏輯函數(shù)的代數(shù)化簡法2.3.1 邏輯函數(shù)的“與或”式和“或與”式2.3.2 代數(shù)化簡法2.4 邏輯函數(shù)的卡諾圖化簡法2.4.1 最小項和最大項2.4.2 卡諾圖化簡法2.5 含任意項邏輯函數(shù)的化簡2.5.1 任意項的產(chǎn)生2.5.2 邏輯函數(shù)的化簡2.6 邏輯函數(shù)的表格化簡法2.7 二元決策圖和多值邏輯函數(shù)習(xí)題二第3章　邏輯門電路3.1 集成邏輯電路的分類3.2 分立元件門電路3.2.1 正邏輯與負(fù)邏輯3.2.2 二極管“與”門電路3.2.3 二極管“或”門電路3.2.4 三極管“非”門電路3.3 TTL門電路3.3.1 TTL“與非”門的電路組成和工作原理3.3.2 集電極開路“與非”門（OC門）3.3.3 三態(tài)輸出“與非”門電路（TS門）3.4 TTL“與非”門的主要外部特性3.5 邏輯門電路的符號與集成化邏輯門3.6 MOS邏輯門3.6.1 MOS電路3.6.2 CMOS門電路習(xí)題三第4章　組合邏輯電路4.1 組合邏輯電路分析4.1.1 組合電路的特點(diǎn)和表示4.1.2 組合電路的分析步驟4.2 組合邏輯電路設(shè)計4.2.1 設(shè)計的基本步驟4.2.2 設(shè)計舉例4.2.3 多輸出組合邏輯電路的設(shè)計4.3 加法器4.3.1 一位加法器4.3.2 多位加法器4.3.3 集成化加法器及其應(yīng)用4.4 譯碼器4.4.1 二進(jìn)制譯碼器的功能原理4.4.2 集成化的譯碼器及其應(yīng)用4.4.3 矩陣式譯碼器4.4.4 顯示譯碼器4.5 數(shù)據(jù)選擇器4.5.1 數(shù)據(jù)選擇器的結(jié)構(gòu)原理4.5.2 常見的數(shù)據(jù)選擇器及其應(yīng)用4.6 編碼器4.7 數(shù)字比較器4.7.1 并行比較器的原理4.7.2 “分段比較”的原理4.8 組合邏輯電路的競爭與冒險4.8.1 競爭與冒險的產(chǎn)生4.8.2 判斷冒險4.8.3 消除冒險習(xí)題四第5章　同步時序電路5.1 時序機(jī)簡介5.1.1 時序機(jī)的定義5.1.2 時序機(jī)的狀態(tài)表和狀態(tài)圖5.2 觸發(fā)器5.2.1 RS型觸發(fā)器5.2.2 D觸發(fā)器5.2.3 JK觸發(fā)器5.2.4 T觸發(fā)器5.3 同步時序電路的結(jié)構(gòu)與分析5.3.1 同步時序電路的結(jié)構(gòu)5.3.2 同步時序電路的分析5.4 同步時序電路的設(shè)計5.4.1 建立原始狀態(tài)圖和狀態(tài)表5.4.2 狀態(tài)簡化5.4.3 狀態(tài)分配、求激勵函數(shù)與輸出函數(shù)5.4.4 不完全確定狀態(tài)的同步時序電路設(shè)計5.5 設(shè)計舉例5.6 集成化的同步時序電路及其應(yīng)用設(shè)計5.6.1 計數(shù)器5.6.2 寄存器5.6.3 節(jié)拍信號發(fā)生器習(xí)題五第6章　異步時序電路6.1 脈沖異步電路6.2 電平異步電路6.2.1 電路特點(diǎn)和描述方法6.2.2 電位異步電路的分析6.2.3 電位異步電路的設(shè)計6.3 異步時序電路的險態(tài)習(xí)題六第7章　簡單可編程邏輯器件7.1 可編程只讀存儲器7.2 可編程邏輯器件7.2.1 可編程邏輯陣列7.2.2 可編程陣列邏輯與通用陣列邏輯7.3 PLD設(shè)計方法及步驟7.3.1 PLD器件的設(shè)計步驟7.3.2 可編程器件設(shè)計軟件簡介7.3.3 可編程邏輯器件設(shè)計舉例習(xí)題七第8章　復(fù)雜可編程邏輯器件8.1 復(fù)雜可編程邏輯器件8.2 可編程門陣列8.3 可編程邏輯器件設(shè)計簡介8.3.1 設(shè)計步驟8.3.2 設(shè)計進(jìn)入8.3.3 設(shè)計實(shí)現(xiàn)8.3.4 模擬仿真8.3.5 器件編程習(xí)題八第9章　數(shù)字系統(tǒng)設(shè)計初步9.1 數(shù)字系統(tǒng)的組成9.2 數(shù)字系統(tǒng)的設(shè)計9.2.1 數(shù)字系統(tǒng)的實(shí)現(xiàn)方法9.2.2 數(shù)字系統(tǒng)的設(shè)計過程9.2.3 數(shù)字系統(tǒng)的設(shè)計工具9.3 Verilog硬件描述語言簡述9.3.1 Verilog語言的基本設(shè)計單元——模塊9.3.2 結(jié)構(gòu)化描述形式9.3.3 數(shù)據(jù)流描述方式9.3.4 行為描述方式9.3.5 混合設(shè)計描述方式9.3.6 設(shè)計模擬習(xí)題九附錄常用邏輯符號對照表參考文獻(xiàn)

編輯推薦

　　本書可作為高等學(xué)校計算機(jī)、電子與通信等相關(guān)專業(yè)的教材，也可作為從事邏輯電路設(shè)計的工程技術(shù)人員的參考書。

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    數(shù)字邏輯原理與應(yīng)用 PDF格式下載

---