片上多處理器體系結構

前言

多核處理器是處理器發(fā)展的必然趨勢。無論是移動／嵌入式應用、桌面應用還是服務器應用，都將采用多核的架構。然而多核處理器的研發(fā)和應用還有問題，諸如多核處理器設計、驗證和調試、設計空間、編程模型等挑戰(zhàn)性問題還有待于深入的探討。本書是講授多核體系結構設計和優(yōu)化的第一本著作。本書在簡單介紹了片上多處理器的基本概念后，著重從提高吞吐量和縮短響應時延兩方面探討片上多處理器的基本技術與設計方法。本書還介紹了多核處理器的編程技巧，包括線程級猜測和事務型內(nèi)存等熱點技術。通過閱讀本書，讀者可以在較短時間內(nèi)熟悉和掌握片上多處理器研究的主流技術和最新的研究成果，為片上多處理器領域的科研和應用帶來新的思路和靈感。本書的作者Kunle 01ukotun博士是美國斯坦福大學計算機系教授，是當今計算機設計領域著名的學者和開拓者。他領導了第一個片上多處理器系統(tǒng)Hydra的開發(fā)，推動了片上多處理器的研究熱潮。同時，他創(chuàng)建了Afara Websystems公司，該公司最終被Sun公司收購并將其處理器重命名為Niagara。Lance Hammond是事務型緩存一致性與內(nèi)存一致性(TCC)的主要設計者之一。Lames Laudon提出了交叉多線程(interleaved multithreading)的概念并在ultraSPARc T1中得以應用。感謝機械工業(yè)出版社對出版本書的支持，感謝清華大學微處理器與SoC技術研究中心的顧瑜、嵩天(現(xiàn)在北京理工大學)、郭三川和李崇民等博士在翻譯和校對過程中所付出的辛勤努力。由于時間倉促及譯者水平有限，文中難免有不當之處，還望讀者批評指正。

內(nèi)容概要

片上多處理器（chip multiprocessor），又稱多核微處理器或簡稱CMP，已成為構造現(xiàn)代高性能微處理器的唯一技術途徑。本書在簡單介紹了片上多處理器的基本概念后，著重于從提高吞吐率和縮短響應時延兩方面探討片上多處理器的基本技術與設計方法。同時介紹了多核處理器的編程技巧，包括線程級猜測和事務型內(nèi)存等熱點技術。通過閱讀本書，讀者可以在較短時間內(nèi)熟悉和掌握片上多處理器研究的主流技術和最新的研究成果，為片上多處理器領域的科研和應用帶來新的思路和靈感。

作者簡介

奧魯克斯，博士是美國斯坦福大學計算機系教授，是當今計算機設計領域著名的學者和開拓者。他領導了第一個片上多處理器系統(tǒng)Hydra的開發(fā)，推動了片上多處理器的研究熱潮，同時建立了Afara Websystems公司，該公司最終被Sun公司收購并將其處理器重命-名為Niagara。目前，他擔任

書籍目錄

出版者的話譯者序摘要第1章　CMP簡介　　1.1　一個新途徑：片上多處理器　　1.2　應用程序的并行性圖景　　1.3　一個簡單的例子：超標量與CMP　　1.4　本書：超越基本的CMP　　參考文獻　第2章　吞吐率優(yōu)化技術　　2.1　簡單內(nèi)核與服務器應用　　2.2　與吞吐率有關的片上多處理器　2.3　通用服務器CMP分析　參考文獻第3章　自動的延遲優(yōu)化技術　3.1　偽并行：“幫手”線程　　3.2　TLS系統(tǒng)的一個實例：Hydra　3.3　自動并行化的總結思考　參考文獻第4章　基于手工并行編程的延遲優(yōu)化技術　4.1　使用TLS支持事務型內(nèi)存　4.2　事務型一致性：更普遍的事務型內(nèi)務　4.3　事務型內(nèi)存與常規(guī)共享內(nèi)存的混合方案　　參考文獻第5章　一個多核的世界：CMP的未來　　參考文獻作者介紹

章節(jié)摘錄

插圖：第1章 CMP簡介微處理器作為現(xiàn)代計算機系統(tǒng)的核心，在過去的許多年中，其性能一直呈指數(shù)增長，圖1-1所示的Intel處理器就是一個典型例子。微處理器性能快速增長的主要原因有兩點。首先，在摩爾定律的作用下，處理器和存儲芯片的基本單元——晶體管的速度越來越快，從而使由眾多晶體管搭建的處理器性能得到迅速提升。其次，利用芯片上數(shù)量眾多的晶體管，現(xiàn)代微處理器設計者能從軟件代碼中挖掘更多的并行性來改善程序性能，因此微處理器的實際性能增長速度甚至比摩爾定律所預測的還要快。長期以來，挖掘和利用程序代碼中并行性的各種策略具有一個有趣的共同點，即對軟件程序員保持透明。從20世紀70年代微處理器問世至今，除了少量改動外，其實現(xiàn)都遵從傳統(tǒng)的馮?諾伊曼計算模型。對程序員來說，計算機系統(tǒng)就是由執(zhí)行串行指令流的單核處理器，以及存放程序代碼和數(shù)據(jù)的“存儲器”所組成。處理器設計通常采用與前代處理器向前兼容的策略，其根本原因是這種策略更為經(jīng)濟。數(shù)十年來，硬件設計者的工作被限制在馮?諾伊曼抽象模型下，并在已有基礎上改進系統(tǒng)性能。從存儲器的角度看，為了繼續(xù)維護馮?諾伊曼模型，設計者在處理器中增加了更大的緩存（cache）和寄存器堆，前者可以將“存儲器”中頻繁訪問的部分數(shù)據(jù)存放在物理上更接近處理器的小型快速存儲器中；后者則可以將最頻繁使用的少量數(shù)據(jù)存放在更小、更快的、由編譯器管理的“存儲器”區(qū)域中。大多數(shù)處理器內(nèi)部結構優(yōu)化和改進的主要目的是實現(xiàn)以下兩個目標或其中之一：增加處理器指令隊列中每時鐘周期可發(fā)射的指令數(shù)，以及超越摩爾定律，更快地提升處理器時鐘頻率。

編輯推薦

由于受諸多因素的影響，片上多核處理器（Chip Multiprocessor，CMP），又稱多核微處理器，已成為構造現(xiàn)代高性能微處理器的唯一技術途徑，是處理器發(fā)展的必然趨勢?！镀隙嗵幚砥黧w系結構改善吞吐率和延遲的技術》是講授多核體系結構設計和優(yōu)化的第一本著作。通過對LLCMP與傳統(tǒng)單處理器的優(yōu)缺點，《片上多處理器體系結構改善吞吐率和延遲的技術》仔細研究了如何針對兩種常見但截然不同的工作負載來更好地設計CMP：高度并行且對吞吐率敏感的應用和并行度較低但對延遲敏感的應用。對吞吐率敏感的應用，如可迅速處理多個獨立事務的服務器工作負載，需要綜合考慮CMP中所有可能限制吞吐率的部件，如處理器核心、片上緩存和片外存儲器接口。對延遲敏感的應用，如桌面應用，其關注的焦點是如何降低內(nèi)核間的通信延遲，以及如何幫助程序員簡化已有程序代碼的多線程化。書中介紹了多種可用于CMP系統(tǒng)的并行編程的技巧，并重點討論了斯坦福大學在該領域的相關研究工作?！镀隙嗵幚砥黧w系結構改善吞吐率和延遲的技術》還關注了線程級猜測（Thread-level Speculation，TLS）和事務型內(nèi)存（Transactional Memory）。TLS是一種將標準的串行程序自動切分成CMP上多個并行線程的方法。事務型內(nèi)存模型使用硬件而非傳統(tǒng)軟件鎖機制來保證一段指令的原子代碼執(zhí)行，可以顯著減少并行編程的工作量，降低并行代碼的出錯概率。

圖書封面

圖書標簽Tags

無

評論、評分、閱讀與下載

---

    片上多處理器體系結構 PDF格式下載

---