片上多處理器體系結(jié)構(gòu)

前言

多核處理器是處理器發(fā)展的必然趨勢(shì)。無(wú)論是移動(dòng)／嵌入式應(yīng)用、桌面應(yīng)用還是服務(wù)器應(yīng)用，都將采用多核的架構(gòu)。然而多核處理器的研發(fā)和應(yīng)用還有問(wèn)題，諸如多核處理器設(shè)計(jì)、驗(yàn)證和調(diào)試、設(shè)計(jì)空間、編程模型等挑戰(zhàn)性問(wèn)題還有待于深入的探討。本書(shū)是講授多核體系結(jié)構(gòu)設(shè)計(jì)和優(yōu)化的第一本著作。本書(shū)在簡(jiǎn)單介紹了片上多處理器的基本概念后，著重從提高吞吐量和縮短響應(yīng)時(shí)延兩方面探討片上多處理器的基本技術(shù)與設(shè)計(jì)方法。本書(shū)還介紹了多核處理器的編程技巧，包括線程級(jí)猜測(cè)和事務(wù)型內(nèi)存等熱點(diǎn)技術(shù)。通過(guò)閱讀本書(shū)，讀者可以在較短時(shí)間內(nèi)熟悉和掌握片上多處理器研究的主流技術(shù)和最新的研究成果，為片上多處理器領(lǐng)域的科研和應(yīng)用帶來(lái)新的思路和靈感。本書(shū)的作者Kunle 01ukotun博士是美國(guó)斯坦福大學(xué)計(jì)算機(jī)系教授，是當(dāng)今計(jì)算機(jī)設(shè)計(jì)領(lǐng)域著名的學(xué)者和開(kāi)拓者。他領(lǐng)導(dǎo)了第一個(gè)片上多處理器系統(tǒng)Hydra的開(kāi)發(fā)，推動(dòng)了片上多處理器的研究熱潮。同時(shí)，他創(chuàng)建了Afara Websystems公司，該公司最終被Sun公司收購(gòu)并將其處理器重命名為Niagara。Lance Hammond是事務(wù)型緩存一致性與內(nèi)存一致性(TCC)的主要設(shè)計(jì)者之一。Lames Laudon提出了交叉多線程(interleaved multithreading)的概念并在ultraSPARc T1中得以應(yīng)用。感謝機(jī)械工業(yè)出版社對(duì)出版本書(shū)的支持，感謝清華大學(xué)微處理器與SoC技術(shù)研究中心的顧瑜、嵩天(現(xiàn)在北京理工大學(xué))、郭三川和李崇民等博士在翻譯和校對(duì)過(guò)程中所付出的辛勤努力。由于時(shí)間倉(cāng)促及譯者水平有限，文中難免有不當(dāng)之處，還望讀者批評(píng)指正。

內(nèi)容概要

片上多處理器（chip multiprocessor），又稱多核微處理器或簡(jiǎn)稱CMP，已成為構(gòu)造現(xiàn)代高性能微處理器的唯一技術(shù)途徑。本書(shū)在簡(jiǎn)單介紹了片上多處理器的基本概念后，著重于從提高吞吐率和縮短響應(yīng)時(shí)延兩方面探討片上多處理器的基本技術(shù)與設(shè)計(jì)方法。同時(shí)介紹了多核處理器的編程技巧，包括線程級(jí)猜測(cè)和事務(wù)型內(nèi)存等熱點(diǎn)技術(shù)。通過(guò)閱讀本書(shū)，讀者可以在較短時(shí)間內(nèi)熟悉和掌握片上多處理器研究的主流技術(shù)和最新的研究成果，為片上多處理器領(lǐng)域的科研和應(yīng)用帶來(lái)新的思路和靈感。

作者簡(jiǎn)介

奧魯克斯，博士是美國(guó)斯坦福大學(xué)計(jì)算機(jī)系教授，是當(dāng)今計(jì)算機(jī)設(shè)計(jì)領(lǐng)域著名的學(xué)者和開(kāi)拓者。他領(lǐng)導(dǎo)了第一個(gè)片上多處理器系統(tǒng)Hydra的開(kāi)發(fā)，推動(dòng)了片上多處理器的研究熱潮，同時(shí)建立了Afara Websystems公司，該公司最終被Sun公司收購(gòu)并將其處理器重命-名為Niagara。目前，他擔(dān)任

書(shū)籍目錄

出版者的話譯者序摘要第1章　CMP簡(jiǎn)介　　1.1　一個(gè)新途徑：片上多處理器　　1.2　應(yīng)用程序的并行性圖景　　1.3　一個(gè)簡(jiǎn)單的例子：超標(biāo)量與CMP　　1.4　本書(shū)：超越基本的CMP　　參考文獻(xiàn)　第2章　吞吐率優(yōu)化技術(shù)　　2.1　簡(jiǎn)單內(nèi)核與服務(wù)器應(yīng)用　　2.2　與吞吐率有關(guān)的片上多處理器　2.3　通用服務(wù)器CMP分析　參考文獻(xiàn)第3章　自動(dòng)的延遲優(yōu)化技術(shù)　3.1　偽并行：“幫手”線程　　3.2　TLS系統(tǒng)的一個(gè)實(shí)例：Hydra　3.3　自動(dòng)并行化的總結(jié)思考　參考文獻(xiàn)第4章　基于手工并行編程的延遲優(yōu)化技術(shù)　4.1　使用TLS支持事務(wù)型內(nèi)存　4.2　事務(wù)型一致性：更普遍的事務(wù)型內(nèi)務(wù)　4.3　事務(wù)型內(nèi)存與常規(guī)共享內(nèi)存的混合方案　　參考文獻(xiàn)第5章　一個(gè)多核的世界：CMP的未來(lái)　　參考文獻(xiàn)作者介紹

章節(jié)摘錄

插圖：第1章 CMP簡(jiǎn)介微處理器作為現(xiàn)代計(jì)算機(jī)系統(tǒng)的核心，在過(guò)去的許多年中，其性能一直呈指數(shù)增長(zhǎng)，圖1-1所示的Intel處理器就是一個(gè)典型例子。微處理器性能快速增長(zhǎng)的主要原因有兩點(diǎn)。首先，在摩爾定律的作用下，處理器和存儲(chǔ)芯片的基本單元——晶體管的速度越來(lái)越快，從而使由眾多晶體管搭建的處理器性能得到迅速提升。其次，利用芯片上數(shù)量眾多的晶體管，現(xiàn)代微處理器設(shè)計(jì)者能從軟件代碼中挖掘更多的并行性來(lái)改善程序性能，因此微處理器的實(shí)際性能增長(zhǎng)速度甚至比摩爾定律所預(yù)測(cè)的還要快。長(zhǎng)期以來(lái)，挖掘和利用程序代碼中并行性的各種策略具有一個(gè)有趣的共同點(diǎn)，即對(duì)軟件程序員保持透明。從20世紀(jì)70年代微處理器問(wèn)世至今，除了少量改動(dòng)外，其實(shí)現(xiàn)都遵從傳統(tǒng)的馮?諾伊曼計(jì)算模型。對(duì)程序員來(lái)說(shuō)，計(jì)算機(jī)系統(tǒng)就是由執(zhí)行串行指令流的單核處理器，以及存放程序代碼和數(shù)據(jù)的“存儲(chǔ)器”所組成。處理器設(shè)計(jì)通常采用與前代處理器向前兼容的策略，其根本原因是這種策略更為經(jīng)濟(jì)。數(shù)十年來(lái)，硬件設(shè)計(jì)者的工作被限制在馮?諾伊曼抽象模型下，并在已有基礎(chǔ)上改進(jìn)系統(tǒng)性能。從存儲(chǔ)器的角度看，為了繼續(xù)維護(hù)馮?諾伊曼模型，設(shè)計(jì)者在處理器中增加了更大的緩存（cache）和寄存器堆，前者可以將“存儲(chǔ)器”中頻繁訪問(wèn)的部分?jǐn)?shù)據(jù)存放在物理上更接近處理器的小型快速存儲(chǔ)器中；后者則可以將最頻繁使用的少量數(shù)據(jù)存放在更小、更快的、由編譯器管理的“存儲(chǔ)器”區(qū)域中。大多數(shù)處理器內(nèi)部結(jié)構(gòu)優(yōu)化和改進(jìn)的主要目的是實(shí)現(xiàn)以下兩個(gè)目標(biāo)或其中之一：增加處理器指令隊(duì)列中每時(shí)鐘周期可發(fā)射的指令數(shù)，以及超越摩爾定律，更快地提升處理器時(shí)鐘頻率。

編輯推薦

由于受諸多因素的影響，片上多核處理器（Chip Multiprocessor，CMP），又稱多核微處理器，已成為構(gòu)造現(xiàn)代高性能微處理器的唯一技術(shù)途徑，是處理器發(fā)展的必然趨勢(shì)。《片上多處理器體系結(jié)構(gòu)改善吞吐率和延遲的技術(shù)》是講授多核體系結(jié)構(gòu)設(shè)計(jì)和優(yōu)化的第一本著作。通過(guò)對(duì)LLCMP與傳統(tǒng)單處理器的優(yōu)缺點(diǎn)，《片上多處理器體系結(jié)構(gòu)改善吞吐率和延遲的技術(shù)》仔細(xì)研究了如何針對(duì)兩種常見(jiàn)但截然不同的工作負(fù)載來(lái)更好地設(shè)計(jì)CMP：高度并行且對(duì)吞吐率敏感的應(yīng)用和并行度較低但對(duì)延遲敏感的應(yīng)用。對(duì)吞吐率敏感的應(yīng)用，如可迅速處理多個(gè)獨(dú)立事務(wù)的服務(wù)器工作負(fù)載，需要綜合考慮CMP中所有可能限制吞吐率的部件，如處理器核心、片上緩存和片外存儲(chǔ)器接口。對(duì)延遲敏感的應(yīng)用，如桌面應(yīng)用，其關(guān)注的焦點(diǎn)是如何降低內(nèi)核間的通信延遲，以及如何幫助程序員簡(jiǎn)化已有程序代碼的多線程化。書(shū)中介紹了多種可用于CMP系統(tǒng)的并行編程的技巧，并重點(diǎn)討論了斯坦福大學(xué)在該領(lǐng)域的相關(guān)研究工作。《片上多處理器體系結(jié)構(gòu)改善吞吐率和延遲的技術(shù)》還關(guān)注了線程級(jí)猜測(cè)（Thread-level Speculation，TLS）和事務(wù)型內(nèi)存（Transactional Memory）。TLS是一種將標(biāo)準(zhǔn)的串行程序自動(dòng)切分成CMP上多個(gè)并行線程的方法。事務(wù)型內(nèi)存模型使用硬件而非傳統(tǒng)軟件鎖機(jī)制來(lái)保證一段指令的原子代碼執(zhí)行，可以顯著減少并行編程的工作量，降低并行代碼的出錯(cuò)概率。

圖書(shū)封面

圖書(shū)標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    片上多處理器體系結(jié)構(gòu) PDF格式下載

---