EDA技術(shù)與實(shí)驗(yàn)

前言

隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，電子信息產(chǎn)品更新?lián)Q代的速度日新月異。實(shí)現(xiàn)這種進(jìn)步的主要原因就是電子設(shè)計(jì)與制造技術(shù)的發(fā)展，其核心就是電子設(shè)計(jì)自動(dòng)化（EDA，Electronics Design Automation）技術(shù)，EDA技術(shù)的發(fā)展和推廣應(yīng)用極大地推動(dòng)了電子信息產(chǎn)業(yè)的發(fā)展．為保證電子系統(tǒng)設(shè)計(jì)的速度和質(zhì)量，適應(yīng)“第一時(shí)間推出產(chǎn)品”的設(shè)計(jì)要求，EDA技術(shù)正逐漸成為一項(xiàng)不可缺少的先進(jìn)技術(shù)和重要工具。目前，在國(guó)內(nèi)電子技術(shù)教學(xué)和產(chǎn)業(yè)界的技術(shù)推廣已形成“EDA熱”，完全可以說(shuō)，掌握EDA技術(shù)是電氣信息與電子信息類專業(yè)學(xué)生、工程技術(shù)人員所必備的基本能力和技能。EDA技術(shù)在不同的發(fā)展時(shí)期有不同的內(nèi)容，其含義已經(jīng)不只局限在當(dāng)初電路版圖設(shè)計(jì)自動(dòng)化的概念上，而當(dāng)今的EDA技術(shù)更多的是指芯片內(nèi)的電子系統(tǒng)設(shè)計(jì)自動(dòng)化，即“片上系統(tǒng)”（SOC，System On Chip）設(shè)計(jì)。也就是說(shuō)，開(kāi)發(fā)人員完全可以通過(guò)自己的電子系統(tǒng)設(shè)計(jì)來(lái)定制其芯片內(nèi)部的電路功能，使之成為設(shè)計(jì)者自己的等用集成電路（ASIC，ApplicationSpecific IC）芯片。在過(guò)去令人難以置信的事，今天已成為平常之事，使用一臺(tái)計(jì)算機(jī)、一套EDA軟件和一片或幾片大規(guī)?？删幊绦酒‵PGA/CPLD或ispPAC）．就能完成電子系統(tǒng)的設(shè)計(jì)。EDA技術(shù)涉及面廣，內(nèi)容豐富，但在教學(xué)和技術(shù)推廣層面上，應(yīng)用較為廣泛的是基于可編程器件的EDA技術(shù)，它主要包括如下4大要素：1大規(guī)?？删幊唐骷抢肊DA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的載體；2硬件描述語(yǔ)言，它是利用EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的主要表達(dá)手段；3軟件開(kāi)發(fā)工具，它是利用EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的智能化的自動(dòng)化設(shè)計(jì)工具；4實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)，它是利用EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的下載工具及硬件驗(yàn)證工具。

內(nèi)容概要

　　本書(shū)作為普通高等教育“十一五”國(guó)家級(jí)規(guī)劃教材，是一本應(yīng)用性、實(shí)踐性很強(qiáng)的技術(shù)基礎(chǔ)課教材。全書(shū)涉及了有關(guān)可編程器件EDA技術(shù)的所有應(yīng)用技術(shù)，并通過(guò)例題和設(shè)計(jì)實(shí)驗(yàn)向讀者提供了技術(shù)學(xué)習(xí)的指導(dǎo)。在內(nèi)容的組織和編寫(xiě)風(fēng)格上，力求做到結(jié)合新穎而詳盡的設(shè)計(jì)實(shí)例，深入淺出，信息量大，注重實(shí)踐和設(shè)計(jì)技巧，使電類專業(yè)學(xué)生、工程技術(shù)人員使用本書(shū)迅速進(jìn)入EDA領(lǐng)域，掌握從事電子系統(tǒng)設(shè)計(jì)工作所必備的基本能力和技能，并通過(guò)大量的設(shè)計(jì)實(shí)例和綜合設(shè)計(jì)使不同層面的讀者提高其EDA技術(shù)應(yīng)用水平?！　”緯?shū)共分6章，包括EDA技術(shù)概述、可編程邏輯器件與數(shù)字系統(tǒng)的設(shè)計(jì)、MAX+plusⅡ軟件的應(yīng)用、QuartusⅡ軟件的應(yīng)用、VHDL設(shè)計(jì)基礎(chǔ)和EDA綜合設(shè)計(jì)。附錄部分介紹了相關(guān)EDA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)的硬件配置、軟件資源等，供讀者參考?！　”緯?shū)可作為高等學(xué)校電子電氣信息類、儀器儀表類、自動(dòng)化類及其他相近專業(yè)本、專科生相關(guān)課程的教材和參考書(shū)，也可供相關(guān)專業(yè)的工程技術(shù)人員和各種EDA技術(shù)培訓(xùn)班學(xué)員學(xué)習(xí)、參考使用。

書(shū)籍目錄

前言第1章　EDA技術(shù)概述1.1　EDA技術(shù)的發(fā)展及其未來(lái)1.1.1　EDA技術(shù)的發(fā)展進(jìn)程1.1.2　未來(lái)的EDA技術(shù)1.2　EDA技術(shù)的構(gòu)成要素及實(shí)驗(yàn)1.2.1　EDA技術(shù)的構(gòu)成要素1.2.2　EDA技術(shù)與實(shí)驗(yàn)1.3　EDA軟件系統(tǒng)的構(gòu)成1.3.1　EDA軟件的分類1.3.2　EDA軟件系統(tǒng)的構(gòu)成1.4　EDA與傳統(tǒng)電子設(shè)計(jì)的比較1.4.1　傳統(tǒng)的電子設(shè)計(jì)方法1.4.2　EDA電子設(shè)計(jì)方法1.5　基于可編程器件的EDA技術(shù)設(shè)計(jì)流程1.5.1　設(shè)計(jì)準(zhǔn)備1.5.2　設(shè)計(jì)輸入－源程序的編輯和編譯1.5.3　設(shè)計(jì)實(shí)現(xiàn)1.5.4　器件編程與配置1.5.5　設(shè)計(jì)驗(yàn)證思考與練習(xí)第2章　可編程邏輯器件與數(shù)字系統(tǒng)的設(shè)計(jì)2.1　可編程邏輯器件概述2.1.1　可編程邏輯器件的發(fā)展與應(yīng)用2.1.2　復(fù)雜可編程邏輯器件（CPLD）的基本原理一2.1.3　現(xiàn)場(chǎng)可編程門陣列（FPGA）的基本原理2.1.4　在系統(tǒng)可編程（ISP）技術(shù)與ispLSI邏輯器件2.1.5　CPLD和FPGA的選用2.2　Ahera系列可編程邏輯器件2.2.1　Ahera系列器件的性能特點(diǎn)與分類2.2.2　Ahera系列器件MAX7000的結(jié)構(gòu)和原理2.2.3　Altera系列器件FLEX10K的結(jié)構(gòu)和原理2.2.4　Ahera系列器件ACEX1K的結(jié)構(gòu)和原理2.2.5　Ahera系列器件APEX20K的結(jié)構(gòu)和原理2.2.6　邊界掃描測(cè)試技術(shù)2.3　Ahera低成本FPGA－Cyclone系列2.3.1　Cyclone系列器件2.3.2　cyclone器件平面布局圖2.3.3　Cyclone器件內(nèi)部資源2.4　基于FPGA/CPLD的數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)2.4.1　數(shù)字系統(tǒng)的基本模型與設(shè)計(jì)過(guò)程2.4.2　數(shù)字系統(tǒng)的設(shè)計(jì)方法2.4.3　基于FPGA/CPLD數(shù)字系統(tǒng)的設(shè)計(jì)規(guī)則思考與練習(xí)第3章　MAX+plusⅡ軟件的應(yīng)用3.1　MAX+plusⅡ概述3.1.1　MAX+plusⅡ簡(jiǎn)介3.1.2　工具按鈕的使用3.2　MAX+plusⅡ的基本操作3.2.1　MAX+plusⅡ的安裝3.2.2　MAX+plusⅡ的第一次運(yùn)行3.2.3　MAX+plusⅡ的設(shè)計(jì)流程3.3　MAX+plusⅡ的設(shè)計(jì)輸入方法3.3.1　圖形輸入3.3.2　文本輸人3.3.3　波形輸入3.3.4　MAX+plusⅡ的層次化設(shè)計(jì)3.4　MAX+plusⅡ的設(shè)計(jì)處理過(guò)程3.4.1　設(shè)計(jì)項(xiàng)目的建立與設(shè)計(jì)輸入3.4.2　設(shè)計(jì)項(xiàng)目的編譯3.4.3　設(shè)計(jì)項(xiàng)目的仿真3.4.4　定時(shí)分析3.4.5　器件編程3.5　MAX+plusⅡ的提高3.5.1　MAX+plusⅡ基本符號(hào)庫(kù)的使用3.5.2　MAX+plusⅡ參數(shù)化兆功能模塊庫(kù)LPM的使用3.5.3　自定義參數(shù)化兆功能模塊3.5.4　編輯邏輯功能符號(hào)3.5.5　添加用戶符號(hào)庫(kù)思考與練習(xí)實(shí)驗(yàn)實(shí)驗(yàn)3－1　半加器和全加器的原理圖設(shè)計(jì)實(shí)驗(yàn)3－2　8位加法器的原理圖設(shè)計(jì)實(shí)驗(yàn)3－3　4－16譯碼器的原理圖設(shè)計(jì)實(shí)驗(yàn)3－4　六十進(jìn)制計(jì)數(shù)器的原理圖設(shè)計(jì)實(shí)驗(yàn)3－5　節(jié)拍脈沖發(fā)生器的原理圖設(shè)計(jì)實(shí)驗(yàn)3－6　16位乘法器的原理圖設(shè)計(jì)第4章　QuartusⅡ軟件的應(yīng)用4.1　QuartusⅡ概述4.1.1　QuartusⅡ的特點(diǎn)4.1.2　QuartusⅡ的設(shè)計(jì)流程4.2　QuartusⅡ的基本操作4.2.1　QuartusⅡ軟件的安裝4.2.2　QuartusⅡ軟件的基本操作4.3　QuartusⅡ的設(shè)計(jì)輸入4.3.1　圖形編輯輸入4.3.2　文本編輯輸入4.3.3　QuartusⅡ軟件宏功能模塊的使用4.4　QuartusⅡ軟件的綜合與編譯4.4.1　QuartusⅡ軟件編譯器的設(shè)置4.4.2　QuartusⅡ軟件的布局布線4.4.3　設(shè)計(jì)文件的編譯4.4.4　使用第三方EDA綜合工具4.5　QuartusⅡ的仿真4.5.1　波形仿真文件的建立4.5.2　QuartusⅡ軟件仿真器的設(shè)置4.5.3　設(shè)計(jì)文件的仿真4.6　QuartusⅡ的時(shí)序分析4.6.1　時(shí)序分析器簡(jiǎn)介4.6.2　標(biāo)準(zhǔn)時(shí)序分析的設(shè)置4.6.3　時(shí)序分析的運(yùn)行4.7　QuartusⅡ的編程及配置4.7.1　QuartusⅡ器件編程的基本流程4.7.2　QuartusⅡ軟件的器件編程4.8　QuartusⅡ的常用輔助設(shè)計(jì)工具的使用4.8.1　分配編輯器4.8.2　時(shí)序收斂平面布局規(guī)劃器4.8.3　邏輯鎖定4.8.4　芯片編輯器（Chip Editor）4.8.5　網(wǎng)絡(luò)列表查看思考與練習(xí)實(shí)驗(yàn)實(shí)驗(yàn)4－1　QuartusⅡ軟件原理圖輸入設(shè)計(jì)法實(shí)驗(yàn)4－2　QuartusⅡ軟件VHDL文本輸入設(shè)計(jì)法第5章　VHDL設(shè)計(jì)基礎(chǔ)5.1　VHDL概述5.1.1　硬件描述語(yǔ)言簡(jiǎn)介5.1.2　VHDL的特點(diǎn)5.2　VHDL程序結(jié)構(gòu)5.2.1　VHDL程序的基本結(jié)構(gòu)與程序設(shè)計(jì)舉例5.2.2　實(shí)體說(shuō)明5.2.3　結(jié)構(gòu)體與結(jié)構(gòu)體的描述5.2.4　程序包5.2.5　庫(kù)5.3　VHDL的基本數(shù)據(jù)類型5.3.1　數(shù)據(jù)對(duì)象5.3.2　數(shù)據(jù)類型5.3.3　標(biāo)識(shí)符5.3.4　運(yùn)算符5.3.5　VHDL屬性5.4　VHDL的基本描述語(yǔ)句5.4.1　順序語(yǔ)句5.4.2　并行語(yǔ)句5.5　子程序5.5.1　函數(shù)的定義與引用5.5.2　過(guò)程的定義與引用5.5.3　子程序重載5.6　基本邏輯電路設(shè)計(jì)5.6.1　組合邏輯電路的設(shè)計(jì)5.6.2　時(shí)序邏輯電路的設(shè)計(jì)5.7　狀態(tài)機(jī)的VHDL設(shè)計(jì)5.7.1　狀態(tài)機(jī)的基本結(jié)構(gòu)和功能5.7.2　摩爾（MOORE）狀態(tài)機(jī)的VHDL設(shè)計(jì)5.7.3　米立（MEALX）狀態(tài)機(jī)的VHDL設(shè)計(jì)5.7.4　狀態(tài)機(jī)的VHDL設(shè)計(jì)實(shí)例思考與練習(xí)第6章　EDA綜合設(shè)計(jì)6.1　數(shù)字電路綜合設(shè)計(jì)實(shí)例6.2　計(jì)算機(jī)接口設(shè)計(jì)實(shí)例6.3　數(shù)?；旌想娐吩O(shè)計(jì)實(shí)例思考與練習(xí)附錄　EDA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)一、EDA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)的基本硬件配置二、配套開(kāi)發(fā)軟件資源三、部分硬件接口板原理四、設(shè)計(jì)指導(dǎo)與注意事項(xiàng)參考文獻(xiàn)

章節(jié)摘錄

第1章　EDA技術(shù)概述電子設(shè)計(jì)自動(dòng)化（EDA，Electronics Design Automation）技術(shù)是電子設(shè)計(jì)技術(shù)和電子制造技術(shù)的核心，EDA技術(shù)的發(fā)展和推廣應(yīng)用極大地推動(dòng)了電子信息行業(yè)的發(fā)展。本章簡(jiǎn)述了EDA技術(shù)的發(fā)展及其所涉及的內(nèi)容，使讀者對(duì)EDA技術(shù)的全貌、構(gòu)成要素及其工程設(shè)計(jì)過(guò)程有一個(gè)全面的了解。1.1　EDA技術(shù)的發(fā)展及其未來(lái)EDA技術(shù)是現(xiàn)代電子信息工程領(lǐng)域的一門新技術(shù)，它是在先進(jìn)的計(jì)算機(jī)工作平臺(tái)上開(kāi)發(fā)出來(lái)的一整套電子系統(tǒng)設(shè)計(jì)的軟硬件工具，并提供了先進(jìn)的電子系統(tǒng)設(shè)計(jì)方法。隨著EDA技術(shù)的不斷發(fā)展，EDA技術(shù)在不同的時(shí)期有不同的內(nèi)容，其含義已經(jīng)不僅局限在當(dāng)初的電路版圖設(shè)計(jì)自動(dòng)化的概念上，當(dāng)今的EDA技術(shù)更多的是指芯片內(nèi)的電子系統(tǒng)設(shè)計(jì)自動(dòng)化，即片上系統(tǒng)（SOC，System On Chip）設(shè)計(jì)。也就是說(shuō)，開(kāi)發(fā)人員完全可以通過(guò)自己的電子系統(tǒng)設(shè)計(jì)來(lái)定制其芯片內(nèi)部的電路功能，使之成為設(shè)計(jì)者自己的專用集成電路（ASIC，Application Specific IC）芯片。在SOC的設(shè)計(jì)過(guò)程中，除系統(tǒng)級(jí)設(shè)計(jì)、行為級(jí)描述及對(duì)功能的描述以外均可由計(jì)算機(jī)自動(dòng)完成，同時(shí)，設(shè)計(jì)人員借助開(kāi)發(fā)軟件，可以將設(shè)計(jì)過(guò)程中的許多細(xì)節(jié)問(wèn)題拋開(kāi)，而將注意力集中在電子系統(tǒng)的總體開(kāi)發(fā)上。這樣大大減輕了工作人員的工作量，提高了設(shè)計(jì)效率，減少了以往復(fù)雜的工序，縮短了開(kāi)發(fā)周期，實(shí)現(xiàn)了真正意義上的電子設(shè)計(jì)自動(dòng)化。

編輯推薦

《EDA技術(shù)與實(shí)驗(yàn)》可作為高等學(xué)校電子電氣信息類、儀器儀表類、自動(dòng)化類及其他相近專業(yè)本、?？粕嚓P(guān)課程的教材和參考書(shū)，也可供相關(guān)專業(yè)的工程技術(shù)人員和各種EDA技術(shù)培訓(xùn)班學(xué)員學(xué)習(xí)、參考使用。

圖書(shū)封面

評(píng)論、評(píng)分、閱讀與下載

---

    EDA技術(shù)與實(shí)驗(yàn) PDF格式下載

---