多電壓CMOS電路設(shè)計(jì)

內(nèi)容概要

本書由美國(guó)威斯康星（Wisconsin-Madison）大學(xué)Volkan Kursun博士和美國(guó)羅徹斯特（Rochester）大學(xué)Eby G.Friedman教授撰寫。全書共分12章。本書在對(duì)集成電路的發(fā)展做了簡(jiǎn)要介紹后，對(duì)CMOS電路功耗來源進(jìn)行了深入分析，著重介紹了高性能集成電路的電源電壓和闕值電壓的縮放技術(shù)、DC-DC變換器、片上集成的降壓變換器、低電壓擺幅單片式DC-DC變換器、高輸入電壓降壓型DC-DC變換器、多電源電壓集成電路內(nèi)的信號(hào)傳輸、可變閾值電壓保持管（DVTVK）多米諾邏輯電路、動(dòng)態(tài)電路亞閾值漏電流特性、睡眠開關(guān)雙閾值多米諾邏輯等專題?！　”緯〔男路f，可作為高等院校電子科學(xué)與技術(shù)（微電子學(xué)與固體電子學(xué)、電路與系統(tǒng)、物理電子學(xué)等）、電子與通信工程（VLSI信號(hào)處理方向）、計(jì)算機(jī)科學(xué)與技術(shù)（計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)）等專業(yè)高年級(jí)本科生和研究生學(xué)習(xí)集成電路設(shè)計(jì)課程先進(jìn)專題的教科書，也可作為從事深亞微米集成電路領(lǐng)域的研究人員和工程技術(shù)人員的參考書。

書籍目錄

第1章　緒論　1.1　集成電路的發(fā)展  1.2  本書概述第2章  CMOS集成電路的功耗來源  2.1　動(dòng)態(tài)開關(guān)功耗  2.2  泄漏功率　　2.2.1　亞閾值漏電流    2.2.2  柵氧漏電流  2.3  短路功率  2.4  靜態(tài)直流功率第3章  電源電壓和閾值電壓的縮放技術(shù)  3.1  動(dòng)態(tài)電源電壓縮放  3.2  多電源電壓CMOS  3.3  閾值電壓縮放    3.3.1  體偏置技術(shù)    3.3.2  多閾值電壓CMOS  3.4  多電源和多閾值電壓CMOS  3.5  動(dòng)態(tài)電源和閾值電壓縮放  3.6  多電壓和多時(shí)鐘域電路  3.7  小結(jié)第4章  低壓電源  4.1  線性DC-DC變換器  4.2  開關(guān)電容DC-DC變換器  4.3  開關(guān)型DC-DC變換器    4.3.1  降壓變換器的工作原理    4.3.2  開關(guān)型DC-DC變換器的功率降低技術(shù)  4.4  小結(jié)第5章  片上集成的降壓變換器  5.1  降壓變換器的電路模型    5.1.1  與MOSFET相關(guān)的功率損耗    5.1.2  與濾波電感相關(guān)的功率損耗    5.1.3  與濾波電容相關(guān)的功率損耗    5.1.4  降壓變換器的總功耗  5.2  降壓變換器的效率分析    5.2.1  全局最大效率的電路分析    5.2.2  有限濾波電容的電路分析    5.2.3  輸出電壓紋波限制  5.3  仿真結(jié)果  5.4  小結(jié)第6章  低電壓擺幅單片式DC-DC變換器  6.1  低電壓擺幅降壓變換器的電路模型    6.1.1  MOSFET的功耗    6.1.2  MOSFET的模型    6.1.3  濾波電感的功耗  6.2  低電壓擺幅的降壓變換器的分析    6.2.1  全局最大效率的滿擺幅電路分析    6.2.2  全局最大效率的低擺幅電路分析　6.3  小結(jié)第7章  高輸入電壓降壓型DC-DC變換器  7.1  共源共柵橋電路    7.1.1  輸入電壓高達(dá)2Vmax的共源共柵橋電路    7.1.2  輸入電壓高達(dá)3Vmax的共源共柵橋電路    7.1.3  輸入電壓高達(dá)4Vmax的共源共柵橋電路  7.2  高輸入電壓?jiǎn)纹介_關(guān)DC-DC變換器    7.2.1  共源共柵DC-DC變換器的工作原理    7.2.2  輸入電壓高達(dá)2Vmax的DC-DC變換器的效率特性    7.2.3  輸入電壓高達(dá)3vmax的DC-DC變換器的效率特性  7.3  小結(jié)第8章  多電源電壓集成電路內(nèi)的信號(hào)傳輸  8.1  高速、低功率電壓接口電路  8.2  電壓接口電路的仿真結(jié)果  8.3  實(shí)驗(yàn)結(jié)果  8.4  小結(jié)第9章  帶有可變閾值保持管的多米諾邏輯電路  9.1  標(biāo)準(zhǔn)多米諾邏輯電路    9.1.1  標(biāo)準(zhǔn)多米諾邏輯電路原理    9.1.2  抗噪聲干擾、延時(shí)和能量折中  9.2  可變閾值電壓保持管多米諾邏輯電路    9.2.1  可變閾值電壓保持管    9.2.2  動(dòng)態(tài)體偏置發(fā)生器  9.3  仿真結(jié)果    9.3.1  帶有可變閾值電壓保持管的多輸出多米諾進(jìn)位產(chǎn)生器    9.3.2  帶有可變閾值電壓保持管的時(shí)鐘延時(shí)多米諾邏輯    9.3.3  動(dòng)態(tài)體偏置產(chǎn)生器的能量開銷  9.4  正向和反向體偏置保持管多米諾邏輯    9.4.1  帶有正向和反向體偏置保持管的時(shí)鐘延時(shí)多米諾邏輯    9.4.2  應(yīng)用于保持晶體管的正向和反向體偏置的技術(shù)縮放特性  9.5  小結(jié)第10章  動(dòng)態(tài)電路亞閾值漏電流特性  10.1  與狀態(tài)相關(guān)的亞閾值漏電流特性  10.2  抗噪聲能力  10.3  在活動(dòng)模式時(shí)的功率和延時(shí)特性  10.4  雙閾值電壓CMOS電路  10.5  小結(jié)第11章  睡眠開關(guān)雙閾值多米諾邏輯  11.1  現(xiàn)有的睡眠模式電路技術(shù)  11.2  使用睡眠開關(guān)的雙閾值多米諾邏輯  11.3  仿真結(jié)果    11.3.1  亞閾值泄漏能量的減小    11.3.2  多米諾邏輯電路里的堆疊效應(yīng)    11.3.3  活動(dòng)模式時(shí)的延遲和功率降低    11.3.4  睡眠/喚醒的延遲和能量開銷  11.4　抗噪聲補(bǔ)償  11.5　小結(jié)第12章  總結(jié)參考文獻(xiàn)

章節(jié)摘錄

　　第1章　緒　論　　半導(dǎo)體縮放工藝技術(shù)的發(fā)展已經(jīng)超過了40年，工藝技術(shù)的進(jìn)步一直是促進(jìn)半導(dǎo)體工業(yè)發(fā)展的推動(dòng)力。為了滿足消費(fèi)者對(duì)低成本、高性能及多功能集成電路的需求，在過去的40年間，每?jī)扇臧雽?dǎo)體工業(yè)都會(huì)有新的加工技術(shù)產(chǎn)生。自1959年集成電路發(fā)明以來，集成電路的性能和復(fù)雜度都有了急劇的增長(zhǎng)。給出了第一個(gè)單片式集成電路（仙童半導(dǎo)體，l959年）、第一個(gè)微處理器（英特爾4004，1971年）及最近的微處理器（英特爾奔騰4，2002年）的顯微照片?！　】s放工藝技術(shù)減少了電路元件的延時(shí)，提高了集成電路（Inte9，ated Circuit，Ic）的工作頻率。通過縮小特征尺寸，提高了集成電路上晶體管的密度和數(shù)量。基于可用晶體管數(shù)量增加的新工藝技術(shù)，確保新的電路技術(shù)和微架構(gòu)得以應(yīng)用，進(jìn)一步提高了集成電路的性能，超出了通過簡(jiǎn)單地縮放（或縮短）上一代技術(shù)所能達(dá)到的水平。但性能和功能提高的代價(jià)是增加了設(shè)計(jì)復(fù)雜度和功耗，因此，功耗的產(chǎn)生、分布和消耗是目前集成電路設(shè)計(jì)者所面臨的首要問題?！　≡诩呻娐返陌l(fā)展過程中，所采用的線路技術(shù)和架構(gòu)已經(jīng)形成了兩個(gè)不同的分支。一類技術(shù)以提高速度為其設(shè)計(jì)工藝的核心，這類集成電路代表了性能譜的高端。在這個(gè)高端的領(lǐng)域，時(shí)鐘頻率和芯片尺寸的改進(jìn)、耗電線路技術(shù)和微結(jié)構(gòu)的廣泛的使用成倍地增加了功耗。直到目前，高性能集成電路的散熱是通過廉價(jià)的封裝、散熱片和風(fēng)扇實(shí)現(xiàn)的。當(dāng)集成電路的功耗超過100W時(shí)，是需要更昂貴的封裝和制冷方案，如液體冷卻或冷藏設(shè)備。與功耗和散熱相關(guān)的問題可能是阻礙高性能集成電路性價(jià)比不斷提高的首要因素?！　∮捎谙M(fèi)者對(duì)小型化和便攜式設(shè)備的需求，于是產(chǎn)生了另外一類重要的集成電路。直到目前，便攜設(shè)備仍然代表著性能譜的低端，它們通常受功率而不是速度的限制。直到20世紀(jì)90年代，延長(zhǎng)電池壽命和降低系統(tǒng)成本推進(jìn)了便攜設(shè)備設(shè)計(jì)工藝的發(fā)展。然而，90年代以后，消費(fèi)者高性能×（高速計(jì)算和數(shù)據(jù)傳輸能力）、多用途便攜設(shè)備折需求與日俱增。今天，人們期望他們的便攜設(shè)備具有和臺(tái)式機(jī)幾乎相同的處理能力?！　　?/pre>




編輯推薦
　　《多電壓CMS電路設(shè)計(jì)》對(duì)幾種低電壓和高速集成電路設(shè)計(jì)的新技術(shù)進(jìn)行了深入分析，重點(diǎn)強(qiáng)調(diào)了基于使用多電壓供電和閾值電壓的方法。從回顧集成電路設(shè)計(jì)的發(fā)展開始，作者重點(diǎn)論述了：　　●CMOS集成電路的功耗來源；　　●亞閾值和柵氧漏電流的產(chǎn)生機(jī)理：　　●降低功耗和提高可靠性的先進(jìn)供　　電技術(shù)及閾值電壓縮放技術(shù)：　　●低電壓應(yīng)用（如微處理器）的能效　　單片集成DC．DC轉(zhuǎn)換技術(shù)：　　●保持CMOS技術(shù)縮放趨勢(shì)的新興多　　電壓電路技術(shù)前景的深入分析?！　　抖嚯妷篊MS電路設(shè)計(jì)》適用于工作在半導(dǎo)體技術(shù)工業(yè)的研究者和電子工程師，同時(shí)對(duì)學(xué)習(xí)集成電路設(shè)計(jì)先進(jìn)專題課程的高年級(jí)本科生和研究生也是一本很有價(jià)值的參考書籍。　　40多年來，半導(dǎo)體工藝技術(shù)的臻放一直是電子應(yīng)用的革命動(dòng)力。近年來，CMOS技術(shù)一直占據(jù)著半導(dǎo)體工藝的生導(dǎo)地位，采用先進(jìn)的電路結(jié)構(gòu)和微結(jié)構(gòu)的CMOS技術(shù)的縮放顯著提高了集成電路的性能。然而，這些性能和功能增加的戮作用是不斷增加的設(shè)計(jì)復(fù)雜性、更高的功耗和更離的制造成本。多電壓CMOS電路設(shè)計(jì)在使高性能集成電路滿足不斷增長(zhǎng)的用戶需要，以更低的成本提供更廣泛的應(yīng)用范圍方面，扮演了極其重要的角色。





圖書封面



圖書標(biāo)簽Tags
無




評(píng)論、評(píng)分、閱讀與下載



還沒讀過(48)
勉強(qiáng)可看(348)
一般般(595)
內(nèi)容豐富(2467)
強(qiáng)力推薦(202)


 


    多電壓CMOS電路設(shè)計(jì) PDF格式下載