數(shù)字設(shè)計(jì)基礎(chǔ)

內(nèi)容概要

　　《數(shù)字設(shè)計(jì)基礎(chǔ)（雙語(yǔ)教學(xué)版）》是專為我國(guó)高校雙語(yǔ)教學(xué)設(shè)計(jì)的一本教材，是在Barry Wilkinson所著的《數(shù)字設(shè)計(jì)基礎(chǔ)》一書的基礎(chǔ)上，結(jié)合目前數(shù)字設(shè)計(jì)技術(shù)的發(fā)展和雙語(yǔ)教學(xué)的需要，增加了Steven Quigley提供的VHDL 硬件描述語(yǔ)言及其典型設(shè)計(jì)實(shí)例，補(bǔ)充了江捷對(duì)重點(diǎn)、難點(diǎn)內(nèi)容的漢語(yǔ)注釋。　　《數(shù)字設(shè)計(jì)基礎(chǔ)（雙語(yǔ)教學(xué)版）》共分12章，主要討論了邏輯代數(shù)基礎(chǔ)、邏輯門、組合邏輯電路、觸發(fā)器與計(jì)數(shù)器、時(shí)序邏輯電路、可編程邏輯器件、邏輯電路測(cè)試、VHDL．硬件描述語(yǔ)言基礎(chǔ)和VHDL 程序設(shè)計(jì)等內(nèi)容。《數(shù)字設(shè)計(jì)基礎(chǔ)（雙語(yǔ)教學(xué)版）》簡(jiǎn)明扼要，示例豐富，各章后附有適量習(xí)題、推薦閱讀文獻(xiàn)和習(xí)題解答，配合漢語(yǔ)注釋，易于閱讀。　　《數(shù)字設(shè)計(jì)基礎(chǔ)（雙語(yǔ)教學(xué)版）》可作為高等學(xué)校電子信息類、電氣信息類各專業(yè)本科生“數(shù)字電子技術(shù)”雙語(yǔ)教學(xué)的教科書，也可作為相關(guān)專業(yè)“專業(yè)英語(yǔ)”教學(xué)的參考書。

書籍目錄

序前言1 數(shù)字系統(tǒng)與信息表示目標(biāo)與任務(wù)1.1 數(shù)字系統(tǒng)領(lǐng)域1.2 數(shù)字系統(tǒng)中數(shù)的表示1.3 二進(jìn)制數(shù)的算術(shù)運(yùn)算1.4 字母數(shù)字混合表示1.5 數(shù)字邏輯電路舉例1.6 小結(jié)1.7 習(xí)題1.8 課外閱讀2 邏輯門目標(biāo)與任務(wù)2.1 邏輯信號(hào)2.2 基本邏輯函數(shù)2.3 布爾關(guān)系式2.4 通用邏輯門2.5 其他邏輯門2.6 門電路設(shè)計(jì)2.7 小結(jié)2.8 習(xí)題2.9 課外閱讀3 組合電路設(shè)計(jì)目標(biāo)與任務(wù)3.1 組合電路3.2 布爾表達(dá)式的實(shí)現(xiàn)3.3 其他實(shí)現(xiàn)方法3.4 邏輯電路的化簡(jiǎn)3.5 MSI組合邏輯器件3.6 小結(jié)3.7 習(xí)題3.8 課外閱讀4 觸發(fā)器與計(jì)數(shù)器目標(biāo)與任務(wù)4.1 時(shí)序電路4.2 用邏輯門設(shè)計(jì)存儲(chǔ)電路4.3 觸發(fā)器4.4 寄存器4.5 計(jì)數(shù)器4.6 小結(jié)4.7 習(xí)題4.8 課外閱讀5 時(shí)序電路設(shè)計(jì)目標(biāo)與任務(wù)5.1 同步時(shí)序電路模型5.2 同步時(shí)序電路的設(shè)計(jì)5.3 小結(jié)5.4 習(xí)題5.5 課外閱讀6 可編程邏輯器件設(shè)計(jì)目標(biāo)與任務(wù)6.1 可編程邏輯器件（PLDs）6.2 組合電路PLDs6.3 時(shí)序電路PLDs6.4 PLD編程工具6.5 用只讀存儲(chǔ)器設(shè)計(jì)電路6.6 小結(jié)6.7 習(xí)題6.8 課外閱讀7 邏輯電路的測(cè)試目標(biāo)與任務(wù)7.1 測(cè)試的必要性7.2 故障與故障模型7.3 組合電路測(cè)試向量的生成7.4 時(shí)序電路與復(fù)雜系統(tǒng)的測(cè)試7.5 小結(jié)7.6 習(xí)題7.7 課外閱讀8 硬件描述語(yǔ)言的設(shè)計(jì)動(dòng)機(jī)目標(biāo)與任務(wù)8.1 傳統(tǒng)設(shè)計(jì)方法的局限性8.2 硬件描述語(yǔ)言8.3 行為描述與結(jié)構(gòu)描述8.4 綜合與仿真8.5 小結(jié)8.6 課外閱讀9 VHDL簡(jiǎn)介目標(biāo)與任務(wù)9.1 VHDL的簡(jiǎn)單實(shí)例9.2 詞法單元9.3 IEEE厙9.4 VHDL的條件信號(hào)代入語(yǔ)句9.5 矢量信號(hào)的處理9.6 小結(jié)9.7 習(xí)題9.8 課外閱讀10 VHDL的行為描述與結(jié)構(gòu)描述目標(biāo)與任務(wù)10.1 加法器實(shí)例10.2 全加器的數(shù)據(jù)流描述10.3 VHDL的結(jié)構(gòu)描述10.4 進(jìn)程語(yǔ)句10.5 VHDL的順序描述與并發(fā)描述10.6 小結(jié)10.7 習(xí)題10.8 課外閱讀11 VHDL的仿真目標(biāo)與任務(wù)11.1 仿真11.2 數(shù)據(jù)流描述的仿真11.3 結(jié)構(gòu)描述的仿真11.4 未初始化的邏輯值11.5 延遲模型11.6 測(cè)試平臺(tái)法11.7 小結(jié)11.8 習(xí)題11.9 課外閱讀12 時(shí)序電路的VHDL描述目標(biāo)與任務(wù)12.1 時(shí)鐘信號(hào)、觸發(fā)器和寄存器的描述方法12.2 寄存器傳輸描述12.3 時(shí)序邏輯設(shè)計(jì)12.4 小結(jié)12.5 習(xí)題12.6 課外閱讀

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字設(shè)計(jì)基礎(chǔ) PDF格式下載

---