數(shù)字系統(tǒng)設(shè)計(jì)及VHDL實(shí)踐

內(nèi)容概要

　　《數(shù)字系統(tǒng)設(shè)計(jì)及VHDL實(shí)踐》系統(tǒng)地介紹了數(shù)字系統(tǒng)描述的硬件語(yǔ)言與設(shè)計(jì)方法，從理論、方法、工具，到實(shí)踐進(jìn)行了全面的闡述。全書分兩篇：基礎(chǔ)篇和實(shí)踐篇?；A(chǔ)篇，共有8章。第1章介紹了數(shù)字系統(tǒng)的基本概念及EDA技術(shù)的發(fā)展趨勢(shì)；第2、3章結(jié)合大量實(shí)例，介紹了硬件描述語(yǔ)言VHDI；第4、5章介紹了基于ASM圖的時(shí)序電路設(shè)計(jì)方法及狀態(tài)機(jī)的V}IDI．實(shí)現(xiàn)；第6、7章介紹了有關(guān)仿真和綜合的知識(shí)；第3章結(jié)合設(shè)計(jì)實(shí)例，介紹了數(shù)字系統(tǒng)設(shè)計(jì)方法的原理和具體的應(yīng)用。實(shí)踐篇共有5章，從實(shí)踐的角度，由淺入深，結(jié)合自主開發(fā)的EDA實(shí)驗(yàn)平臺(tái)，從設(shè)計(jì)描述到下載對(duì)數(shù)字系統(tǒng)的整個(gè)設(shè)計(jì)流程進(jìn)行了詳細(xì)的講解。本書兼具知識(shí)性和實(shí)用性?！　　稊?shù)字系統(tǒng)設(shè)計(jì)及VHDL實(shí)踐》可作為大專院校電子類高年級(jí)本科生和研究生學(xué)習(xí)數(shù)字系統(tǒng)設(shè)計(jì)的教科書和參考書，也可作為這一領(lǐng)域工程技術(shù)人員的參考書。

書籍目錄

前言基礎(chǔ)篇第1章數(shù)字系統(tǒng)設(shè)計(jì)與EDA技術(shù)1．1數(shù)字系統(tǒng)概念1．2電子設(shè)計(jì)發(fā)展趨勢(shì)1．3EDA技術(shù)介紹1．3．1基本特征1．3．2主要內(nèi)容1．3．3EDA設(shè)計(jì)流程1．4EDA應(yīng)用與發(fā)展趨勢(shì)第2章VHDL語(yǔ)言基礎(chǔ)2．1硬件描述語(yǔ)言特點(diǎn)2．2VHDL程序基本結(jié)構(gòu)2．3VHDL程序主要構(gòu)件2．3．1庫(kù)2．3．2實(shí)體2．3．3結(jié)構(gòu)體2．4VHDL數(shù)據(jù)類型2．4．1標(biāo)準(zhǔn)數(shù)據(jù)類型2．4．2用戶自定義數(shù)據(jù)類型2．4．3數(shù)據(jù)類型轉(zhuǎn)換2．5運(yùn)算符2．5．1算術(shù)運(yùn)算符2．5．2邏輯運(yùn)算符2．5．3關(guān)系運(yùn)算符2．5．4其他運(yùn)算符2．5．5運(yùn)算優(yōu)先級(jí)2．6VHDL數(shù)據(jù)對(duì)象2．6．1常量2．6．2變量2．6．3信號(hào)2．6．4信號(hào)與變量的比較2．7VHDL基本語(yǔ)句2．7．1并行語(yǔ)句2．7．2順序語(yǔ)句2．7．3屬性描述語(yǔ)句2．8測(cè)試基準(zhǔn)2．9VHDL程序的其他構(gòu)件2．9．1塊2．9．2函數(shù)2．9．3過(guò)程2．9．4程序包2．10結(jié)構(gòu)體的描述方法第3章組合邏輯模塊3．1簡(jiǎn)單組合邏輯模塊3．2譯碼器3．3優(yōu)先級(jí)編碼器3．4補(bǔ)碼器3．5三態(tài)門3．6總線緩沖器3．7多路選擇器3．8全加器3．9串行進(jìn)位加法器3．10并行進(jìn)位加法器3．11比較器3．12只讀存儲(chǔ)器3．13隨機(jī)存儲(chǔ)器第4章同步時(shí)序電路設(shè)計(jì)4．1時(shí)序電路的特點(diǎn)與組成4．2設(shè)計(jì)舉例——3位計(jì)數(shù)器4．3時(shí)序電路描述方法4．3．1ASM圖的組成4．3．2自動(dòng)售郵票機(jī)4．3．3狀態(tài)分配與編碼4．3．4狀態(tài)最少化4．4ASM圖的硬件實(shí)現(xiàn)4．4．1計(jì)數(shù)器法4．4．2多路選擇器法4．4．3定序法4．4．4微程序法4．5有限狀態(tài)機(jī)的VHDL實(shí)現(xiàn)4．5．1符號(hào)化狀態(tài)機(jī)4．5．2單進(jìn)程狀態(tài)機(jī)4．5．3雙進(jìn)程狀態(tài)機(jī)4．5．4三進(jìn)程狀態(tài)機(jī)4．5．5設(shè)計(jì)實(shí)例1——序列檢測(cè)器4．5．6設(shè)計(jì)實(shí)例2——A／D采樣控制器4．6關(guān)聯(lián)狀態(tài)機(jī)4．7數(shù)字系統(tǒng)控制器／數(shù)據(jù)處理器模型第5章基本時(shí)序邏輯電路5．1鎖存器5．1．1RS鎖存器5．1．2D鎖存器5．2觸發(fā)器5．2．1D觸發(fā)器5．2．2帶有Q輸出的D觸發(fā)器5．2．3JK觸發(fā)器5．2．4T觸發(fā)器5．3多位寄存器5．4串進(jìn)并出型移位寄存器5．5計(jì)數(shù)器5．6無(wú)符號(hào)數(shù)乘法器第6章仿真6．1仿真的級(jí)別6．2邏輯仿真6．3延時(shí)模型第7章綜合7．1綜合的層次7．2高層次綜合7．3寄存器傳輸級(jí)綜合7．3．1不能綜合的VHDL描述7．3．2寄存器的引入方法7．3．3避免引入不必要的寄存器7．4約束條件7．5可編程器件綜合第8章數(shù)字系統(tǒng)設(shè)計(jì)方法8．1數(shù)字系統(tǒng)層次化設(shè)計(jì)8．1．1數(shù)字系統(tǒng)層次化結(jié)構(gòu)8．1．2自頂向下設(shè)計(jì)方法8．2模塊劃分技術(shù)8．3設(shè)計(jì)實(shí)例——串行數(shù)據(jù)接收器8．3．1性能級(jí)設(shè)計(jì)8．3．2系統(tǒng)結(jié)構(gòu)級(jí)設(shè)計(jì)8．3．3邏輯級(jí)設(shè)計(jì)8．3．4利用VHDL簡(jiǎn)化邏輯級(jí)設(shè)計(jì)8．3．5物理級(jí)設(shè)計(jì)8．4迭代技術(shù)8．4．1空間迭代8．4．2時(shí)間迭代8．4．3二維迭代實(shí)踐篇第9章可編程邏輯器件9．1可編程邏輯器件的發(fā)展9．2PLD的分類9．2．1基于乘積項(xiàng)技術(shù)的PLD9．2．2基于查找表技術(shù)的PLD9．3CPLD與FPGA的比較第lO章基于CPLD／FPGA的數(shù)字系統(tǒng)設(shè)計(jì)10．1基于QuartusII的數(shù)字系統(tǒng)設(shè)計(jì)流程10．2基于CPLD／FPGA的EDA實(shí)驗(yàn)平臺(tái)設(shè)計(jì)10．3QuartusII軟件使用介紹第11章組合邏輯電路實(shí)驗(yàn)11．14選1多路選擇器11．216位加法器設(shè)計(jì)第12章時(shí)序電路實(shí)驗(yàn)第13章綜合性設(shè)計(jì)實(shí)驗(yàn)13．1三人搶答器13．1．1設(shè)計(jì)要求13．1．2設(shè)計(jì)分析與設(shè)計(jì)思路13．1．3各模塊的沒計(jì)與實(shí)現(xiàn)13．1．4整體設(shè)計(jì)13．1．5波形仿真與分析13．1．6思考題13．2出租車計(jì)費(fèi)實(shí)驗(yàn)13．2．1設(shè)計(jì)要求13．2．2設(shè)計(jì)分析與設(shè)計(jì)思路13．2．3系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)13．2．4波形仿真與分析13．2．5思考題13．3紅外遙控器13．3．1設(shè)計(jì)要求13．3．2設(shè)計(jì)分析與設(shè)計(jì)思路13．3．3各模塊的設(shè)計(jì)與實(shí)現(xiàn)13．3．4整體設(shè)計(jì)13．3．5波形仿真與分析13．3．6硬件配置13．3．7思考題參考文獻(xiàn)

編輯推薦

本書系統(tǒng)地介紹了數(shù)字系統(tǒng)描述的硬件語(yǔ)言與設(shè)計(jì)方法，從理論、方法、工具，到實(shí)踐進(jìn)行了全面的闡述。全書分兩篇：基礎(chǔ)篇和實(shí)踐篇。基礎(chǔ)篇，共有8章。第1章介紹了數(shù)字系統(tǒng)的基本概念及EDA技術(shù)的發(fā)展趨勢(shì)；第2、3章結(jié)合大量實(shí)例，介紹了硬件描述語(yǔ)言VHDI；第4、5章介紹了基于ASM圖的時(shí)序電路設(shè)計(jì)方法及狀態(tài)機(jī)的V}IDI．實(shí)現(xiàn)；第6、7章介紹了有關(guān)仿真和綜合的知識(shí)；第3章結(jié)合設(shè)計(jì)實(shí)例，介紹了數(shù)字系統(tǒng)設(shè)計(jì)方法的原理和具體的應(yīng)用。實(shí)踐篇共有5章，從實(shí)踐的角度，由淺入深，結(jié)合自主開發(fā)的EDA實(shí)驗(yàn)平臺(tái)，從設(shè)計(jì)描述到下載對(duì)數(shù)字系統(tǒng)的整個(gè)設(shè)計(jì)流程進(jìn)行了詳細(xì)的講解。本書兼具知識(shí)性和實(shí)用性。本書可作為大專院校電子類高年級(jí)本科生和研究生學(xué)習(xí)數(shù)字系統(tǒng)設(shè)計(jì)的教科書和參考書，也可作為這一領(lǐng)域工程技術(shù)人員的參考書。

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字系統(tǒng)設(shè)計(jì)及VHDL實(shí)踐 PDF格式下載

---