數(shù)字電路及系統(tǒng)設(shè)計

內(nèi)容概要

　　《數(shù)字電路及系統(tǒng)設(shè)計》共10章，主要內(nèi)容包括：數(shù)制與碼制，邏輯代數(shù)基礎(chǔ)，邏輯門電路，組合邏輯電路，觸發(fā)器，時序邏輯電路，脈沖波形的產(chǎn)生和整形，半導(dǎo)體存儲器，數(shù)-模轉(zhuǎn)換和模-數(shù)轉(zhuǎn)換，現(xiàn)代數(shù)字系統(tǒng)設(shè)計與實(shí)現(xiàn)方法（具體包括可編程邏輯器件、電子設(shè)計自動化、硬件描述語言、現(xiàn)代數(shù)字系統(tǒng)的設(shè)計方法與流程等）?！镀胀ǜ叩冉逃笆晃濉眹壹壱?guī)劃教材：數(shù)字電路及系統(tǒng)設(shè)計》以培養(yǎng)分析、設(shè)計數(shù)字電子系統(tǒng)的能力為核心，力求做到內(nèi)容全面、深度適中、注重基礎(chǔ)、兼顧實(shí)用、結(jié)構(gòu)合理、組合靈活；既利用大量的精選例題、習(xí)題，幫助讀者打牢基礎(chǔ)，又提供許多源于科研實(shí)踐、具有實(shí)用價值的設(shè)計實(shí)例，幫助讀者擴(kuò)展視野，提高應(yīng)用、創(chuàng)新能力。　　《普通高等教育“十一五”國家級規(guī)劃教材：數(shù)字電路及系統(tǒng)設(shè)計》可作為高等學(xué)校電氣信息類各專業(yè)本科、專科“數(shù)字電路”類課程的教材和參考書，亦可供其他專業(yè)師生及相關(guān)工程技術(shù)人員選用和參考。

書籍目錄

第1章 數(shù)制與碼制1.1 數(shù)制1.1.1 計數(shù)體制1.1.2 不同數(shù)制之間的轉(zhuǎn)換1.2 編碼1.2.1 二-十進(jìn)制編碼1.2.2 可靠性編碼1.2.3 字符編碼1.3 二進(jìn)制數(shù)的算術(shù)運(yùn)算1.3.1 二進(jìn)制算術(shù)運(yùn)算的特點(diǎn)1.3.2 原碼、反碼、補(bǔ)碼和補(bǔ)碼運(yùn)算本章習(xí)題第2章 邏輯代數(shù)基礎(chǔ)2.1 基本運(yùn)算、公式和定理2.1.1 基本邏輯運(yùn)算2.1.2 公式和定理2.2 邏輯函數(shù)的表示方法2.2.1 真值表2.2.2 邏輯函數(shù)表達(dá)式2.2.3 卡諾圖2.2.4 邏輯圖2.3 邏輯函數(shù)的化簡方法2.3.1 化簡的意義和最簡的概念2.3.2 公式法化簡2.3.3 圖形法化簡2.3.4 具有無關(guān)項的邏輯函數(shù)化簡本章習(xí)題第3章 邏輯門電路3.1 概述3.1.1 邏輯門電路的基本概念和原理3.1.2 數(shù)字集成電路的分類和特點(diǎn)3.2 半導(dǎo)體元件的開關(guān)特性3.3 ttl門電路3.3.1 ttl與非門3.3.2 其他類型的ttl門電路3.3.3 ttl器件的選擇和使用要點(diǎn)3.4 cmos門電路3.4.1 cmos基本門電路3.4.2 其他類型的cmos門電路3.4.3 cmos器件的選擇和使用要點(diǎn)本章習(xí)題第4章 組合邏輯電路4.1 概述4.2 組合邏輯電路的分析方法4.3 常用組合邏輯電路與器件4.3.1 編碼器4.3.2 譯碼器4.3.3 數(shù)據(jù)選擇器4.3.4 加法器4.3.5 數(shù)值比較器4.4 組合邏輯電路的設(shè)計方法4.4.1 用ssi器件設(shè)計組合邏輯電路舉例4.4.2 用msi器件設(shè)計組合邏輯電路舉例4.5 組合邏輯電路中的競爭冒險4.5.1 競爭冒險的產(chǎn)生原因和分類4.5.2 冒險現(xiàn)象的判別4.5.3 消除競爭冒險的方法本章習(xí)題第5章 觸發(fā)器5.1 概述5.2 rs觸發(fā)器的基本特性和電路結(jié)構(gòu)5.2.1 基本rs觸發(fā)器5.2.2 同步rs觸發(fā)器5.2.3 主從rs觸發(fā)器5.2.4 觸發(fā)器的時間參數(shù)5.3 d觸發(fā)器5.4 jk觸發(fā)器5.5 t觸發(fā)器和t觸發(fā)器5.6 常用集成觸發(fā)器及其激勵功能轉(zhuǎn)換本章習(xí)題第6章 時序邏輯電路6.1 概述6.1.1 時序邏輯電路的基本概念6.1.2 時序邏輯電路的分類6.1.3 常用的時序邏輯電路模塊6.2 時序邏輯電路的基本結(jié)構(gòu)和描述方法6.3 時序邏輯電路的一般分析方法6.4 同步時序邏輯電路的一般設(shè)計方法6.4.1 同步時序邏輯電路的設(shè)計6.4.2 時序邏輯電路的asm圖描述6.4.3 狀態(tài)化簡的一般方法6.4.4 狀態(tài)編碼分配的一般規(guī)則6.5 常用時序邏輯器件及其應(yīng)用6.5.1 基于msi的時序電路分析和設(shè)計方法6.5.2 集成計數(shù)器及其應(yīng)用6.5.3 集成移位寄存器及其應(yīng)用6.5.4 集成寄存器和集成鎖存器本章習(xí)題第7章 脈沖波形的產(chǎn)生和整形7.1 概述7.2 多諧振蕩器7.2.1 cmos邏輯門組成的多諧振蕩器7.2.2 555定時器構(gòu)成的多諧振蕩器7.2.3 石英晶體振蕩器7.3 單穩(wěn)態(tài)觸發(fā)器7.3.1 cmos微分型單穩(wěn)態(tài)觸發(fā)器7.3.2 555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器7.3.3 可重復(fù)觸發(fā)的單穩(wěn)態(tài)觸發(fā)器7.3.4 集成單穩(wěn)態(tài)觸發(fā)器7.3.5 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用7.4 施密特觸發(fā)器7.4.1 用門電路組成的施密特觸發(fā)器7.4.2 常用的集成施密特觸發(fā)器7.4.3 施密特觸發(fā)器的應(yīng)用本章習(xí)題第8章 半導(dǎo)體存儲器8.1 概述8.1.1 分類與特點(diǎn)8.1.2 主要性能指標(biāo)8.2 只讀存儲器8.2.1 只讀存儲器的結(jié)構(gòu)8.2.2 只讀存儲器的編程及分類8.3 隨機(jī)存儲器8.3.1 隨機(jī)存儲器的基本結(jié)構(gòu)8.3.2 隨機(jī)存儲器的主要類型8.3.3 靜態(tài)隨機(jī)存儲器8.3.4 動態(tài)隨機(jī)存儲器8.4 存儲器容量的擴(kuò)展8.5 利用存儲器實(shí)現(xiàn)邏輯函數(shù)本章習(xí)題第9章 數(shù)-模轉(zhuǎn)換和模-數(shù)轉(zhuǎn)換9.1 數(shù)-模轉(zhuǎn)換9.1.1 數(shù)-模轉(zhuǎn)換器的基本原理9.1.2 常用的數(shù)-模轉(zhuǎn)換技術(shù)9.1.3 數(shù)-模轉(zhuǎn)換器的主要技術(shù)參數(shù)9.1.4 集成dac的選用9.1.5 數(shù)-模轉(zhuǎn)換器輸出極性的擴(kuò)展9.1.6 數(shù)-模轉(zhuǎn)換器的典型應(yīng)用9.2 模-數(shù)轉(zhuǎn)換9.2.1 模-數(shù)轉(zhuǎn)換器的主要參數(shù)9.2.2 常用的模-數(shù)轉(zhuǎn)換技術(shù)9.2.3 集成adc的選用9.2.4 采樣-保持器的原理和指標(biāo)本章習(xí)題第10章 現(xiàn)代數(shù)字系統(tǒng)的設(shè)計與實(shí)現(xiàn)方法10.1 現(xiàn)代數(shù)字系統(tǒng)的主要構(gòu)件——可編程邏輯器件10.1.1 可編程器件概述10.1.2 可編程邏輯器件的分類與特點(diǎn)10.1.3 cpld的典型結(jié)構(gòu)和原理10.1.4 fpga的典型結(jié)構(gòu)和原理10.1.5 可編程邏輯器件的開發(fā)流程10.3 現(xiàn)代數(shù)字系統(tǒng)的描述工具——硬件描述語言10.3.1 硬件描述語言verilog-hdl簡介10.3.2 硬件描述語言vhdl簡介10.4 現(xiàn)代數(shù)字系統(tǒng)的設(shè)計方法和流程10.4.1 傳統(tǒng)的電路設(shè)計流程及其困境10.4.2 現(xiàn)代電子設(shè)計的基本流程和方法本章習(xí)題參考文獻(xiàn)

圖書封面

評論、評分、閱讀與下載

---

    數(shù)字電路及系統(tǒng)設(shè)計 PDF格式下載

---