數(shù)字邏輯電路

內(nèi)容概要

　　《數(shù)字邏輯電路（第2版）》是普通高等教育“十一五”國(guó)家級(jí)規(guī)劃教材，是在本書(shū)第一版試用的基礎(chǔ)上修訂而成的?！　∪珪?shū)共有l(wèi)l章內(nèi)容：數(shù)字邏輯的基礎(chǔ)知識(shí)，晶體管開(kāi)關(guān)及門(mén)電路，組合邏輯電路，集成觸發(fā)器，時(shí)序邏輯電路，中規(guī)模集成時(shí)序邏輯電路及其應(yīng)用，存儲(chǔ)器與可編程邏輯器件，硬件描述語(yǔ)言VHDL，可測(cè)性設(shè)計(jì)及邊界掃描技術(shù)，波形變換與產(chǎn)生電路，數(shù)模與模數(shù)轉(zhuǎn)換。　　本課程是電子信息類(lèi)專(zhuān)業(yè)的主要技術(shù)基礎(chǔ)課。書(shū)中內(nèi)容的基礎(chǔ)理論部分深入淺出，注重實(shí)踐性，備有大量例題和習(xí)題。本書(shū)采用國(guó)家標(biāo)準(zhǔn)圖形符號(hào)，在出現(xiàn)符號(hào)的地方對(duì)其所表示的意義進(jìn)行簡(jiǎn)要地解釋?zhuān)x者在學(xué)習(xí)本書(shū)過(guò)程的同時(shí)逐漸學(xué)會(huì)識(shí)讀常用的邏輯符號(hào)。　　本書(shū)適合高等工科院校電子信息、通信、自動(dòng)化等專(zhuān)業(yè)作為技術(shù)基礎(chǔ)課教材，也可供其他相關(guān)專(zhuān)業(yè)選用和社會(huì)讀者閱讀。

書(shū)籍目錄

第1章 數(shù)字邏輯的基礎(chǔ)知識(shí)引言1．1數(shù)字電路的信號(hào)1．1．1模擬量與數(shù)字量1．1．2數(shù)字電路及其信號(hào)1．2數(shù)字電路所用的數(shù)制1．2．1二進(jìn)制數(shù)1．2．2十進(jìn)制數(shù)和二進(jìn)制數(shù)的互相轉(zhuǎn)換1．2．3八進(jìn)制數(shù)和十六進(jìn)制數(shù)1．3數(shù)字電路常用的碼制與編碼1．3．1原碼、反碼和補(bǔ)碼1．3．2BCD碼（二一十進(jìn)制編碼）1．3．3格雷（Gray）碼1．4邏輯代數(shù)基本知識(shí)1．4．1基本運(yùn)算1．4．2復(fù)合運(yùn)算1．4．3邏輯代數(shù)的定律1．4．4邏輯函數(shù)的標(biāo)準(zhǔn)形式1．4．5邏輯函數(shù)的化簡(jiǎn)本章小結(jié)思考題及習(xí)題第2章 晶體管開(kāi)關(guān)及門(mén)電路引言2．1晶體管的開(kāi)關(guān)特性及簡(jiǎn)單門(mén)電路2．1．1二極管的開(kāi)關(guān)特性2．1．2雙極晶體管的開(kāi)關(guān)特性2．1．3MOS管的開(kāi)關(guān)特性2．1．4分立元件構(gòu)成的門(mén)電路2．2TTL集成門(mén)電路2．2．1TTL與非門(mén)的電路結(jié)構(gòu)與工作原理2．2．2TTL與非門(mén)的特性2．2．3其他類(lèi)型TTL門(mén)電路2．2．4TTL集成電路的系列產(chǎn)品2．3其他類(lèi)型雙極型數(shù)字集成電路2．3．1ECL（發(fā)射極耦合邏輯）門(mén)電路2．3．212L（集成注入邏輯）門(mén)電路2．4CMOS集成門(mén)電路2．4．1CMOS反相器的電路結(jié)構(gòu)和工作原理2．4．2CMOS反相器的輸入特性和輸出特性2．4．3其他CMOS集成門(mén)電路2．4．4TTL電路與CMOS電路的連接2．4．5低電壓CMOS電路及邏輯電平轉(zhuǎn)換器2．4．6CMOS集成電路系列產(chǎn)品2．4．7CMOS集成電路使用注意事項(xiàng)本章小結(jié)思考題及習(xí)題第3章 組合邏輯電路引言3．1組合邏輯電路的一般分析與設(shè)計(jì)3．1．1組合電路的一般分析3．1．2組合邏輯電路的設(shè)計(jì)（用門(mén)電路）3．2常用組合邏輯電路及其中規(guī)模集成器件3．2．1加法器3．2．2編碼器3．2．3譯碼器及數(shù)據(jù)分配器3．2．4數(shù)據(jù)選擇器3．2．5圖案移位器3．2．6數(shù)碼比較器3．2．7奇偶校驗(yàn)碼的產(chǎn)生器／校驗(yàn)器3．3用中規(guī)模集成器件設(shè)計(jì)組合邏輯電路3．3．1用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯電路3．3．2用譯碼器、加法器實(shí)現(xiàn)組合邏輯電路3．4組合邏輯電路的冒險(xiǎn)3．4．1競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象3．4．2冒險(xiǎn)現(xiàn)象的判斷、避免及消除本章小結(jié)思考題及習(xí)題第4章 集成觸發(fā)器引言4．1基本RS觸發(fā)器4．1．1用與非門(mén)構(gòu)成的基本RS觸發(fā)器4．1．2用或非門(mén)構(gòu)成的基本RS觸發(fā)器4．1．3關(guān)于觸發(fā)信號(hào)4．2同步RS觸發(fā)器4．2．1電路的組成和工作原理4．2．2帶異步置位、復(fù)位端的同步RS觸發(fā)器4．2．3同步RS觸發(fā)器的工作波形4．2．4關(guān)于觸發(fā)器的空翻現(xiàn)象4．3主從延遲型脹觸發(fā)器4．3．1主從延遲型膳觸發(fā)器的結(jié)構(gòu)和工作原理4．3．2主從延遲型脹觸發(fā)器的功能描述4．3．3集成主從延遲型脹觸發(fā)器CT74LS724．4邊沿型D觸發(fā)器4．4．1維持阻塞型D觸發(fā)器的組成和工作原理4．4．2D觸發(fā)器的功能描述4．4．3集成雙D觸發(fā)器CT74LS744．4．4CMOS主從結(jié)構(gòu)數(shù)據(jù)鎖定型D觸發(fā)器4．5邊沿型JK發(fā)器4．6觸發(fā)器的類(lèi)型4．6．1T觸發(fā)器和T’觸發(fā)器4．6．2使能觸發(fā)器4．6．3D和JK觸發(fā)器之間的邏輯關(guān)系4．7各類(lèi)觸發(fā)器的開(kāi)關(guān)工作特性及抗干擾能力比較本章小結(jié)思考題及習(xí)題第5章 時(shí)序邏輯電路引言5．1時(shí)序邏輯電路概述5．2時(shí)序邏輯電路的一般分析5．3鎖存器、寄存器、移位寄存器5．3．1鎖存器5．3．2數(shù)碼寄存器5．3．3移位寄存器5．4計(jì)數(shù)器5．4．1同步計(jì)數(shù)器5．4．2異步計(jì)數(shù)器5．4．3移存型計(jì)數(shù)器5．5時(shí)序邏輯電路的設(shè)計(jì)5．5．1建立原始狀態(tài)圖和原始狀態(tài)表5．5．2狀態(tài)化簡(jiǎn)5．5．3狀態(tài)分配5．5．4狀態(tài)轉(zhuǎn)移和激勵(lì)列表5．5．5激勵(lì)方程和輸出方程5．5．6畫(huà)出邏輯圖5．5．7設(shè)計(jì)再舉例5．5．8輸出與輸入之間的關(guān)系5．5．9自啟動(dòng)與非自啟動(dòng)5．5．10異步時(shí)序電路的設(shè)計(jì)5．5．11輸出方波的奇數(shù)分頻器5．6序列信號(hào)發(fā)生器5．6．1移存器型序列信號(hào)發(fā)生器5．6．2計(jì)數(shù)器型序列信號(hào)發(fā)生器5．6．3LFSR（線性反饋移存器）型序列信號(hào)發(fā)生器本章小結(jié)思考題及習(xí)題第6章 中規(guī)模集成時(shí)序邏輯電路及其應(yīng)用引言6．1鎖存器、寄存器、移位寄存器6．1．1鎖存器……第7章 存儲(chǔ)器與可編程邏輯器件第8章 硬件描述語(yǔ)言VHDL第9章 可測(cè)性設(shè)計(jì)及邊界掃描技術(shù)第10章 波形變換與產(chǎn)生電路第11章 數(shù)模與模數(shù)轉(zhuǎn)換附錄 主要參考文獻(xiàn)

圖書(shū)封面

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字邏輯電路 PDF格式下載

---