數(shù)字電子技術(shù)基礎(chǔ)

前言

　　近年來，數(shù)字電子技術(shù)飛速發(fā)展，數(shù)字化的浪潮席卷全球，幾乎所有電子產(chǎn)品都在向數(shù)字化方向發(fā)生著重大變革，對(duì)數(shù)字電子技術(shù)基礎(chǔ)課程不斷提出新的要求?！　”窘滩牡男抻喨匀蛔裱骷㈦娐?、應(yīng)用相結(jié)合，以器件、電路工作原理及分析方法為基礎(chǔ)、電路應(yīng)用為目的原則，體現(xiàn)“難點(diǎn)分散、引導(dǎo)入門、利于教學(xué)”的指導(dǎo)思想，保持我校電子技術(shù)基礎(chǔ)教學(xué)“?；A(chǔ)、重實(shí)踐、少而精”的傳統(tǒng)?！　”景嫘抻喼攸c(diǎn)考慮以下幾個(gè)方面的問題：　　對(duì)原教材章節(jié)次序作了一定調(diào)整，加強(qiáng)、整理、完善和補(bǔ)充了VHDL語言、數(shù)字電路EDA設(shè)計(jì)方法、FPGA的開發(fā)與應(yīng)用等內(nèi)容，另增加數(shù)字系統(tǒng)綜合設(shè)計(jì)一章，介紹現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)方法，使現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)和實(shí)踐方面的內(nèi)容成為一條與傳統(tǒng)內(nèi)容并行的教學(xué)路線?！　⊥ㄟ^刪簡(jiǎn)一些較少使用的內(nèi)容，完善和補(bǔ)充傳統(tǒng)重要相關(guān)內(nèi)容，使兩條教學(xué)路線內(nèi)容有機(jī)結(jié)合起來。加強(qiáng)電子系統(tǒng)的概念，將單元電路的分析、設(shè)計(jì)與應(yīng)用系統(tǒng)設(shè)計(jì)有機(jī)的結(jié)合；加強(qiáng)集成器件及應(yīng)用實(shí)例的分析與設(shè)計(jì)，提高讀者工程實(shí)際應(yīng)用等能力?！　⊥ㄟ^增加一定數(shù)量例題、應(yīng)用實(shí)例和習(xí)題拓展讀者的知識(shí)面?！　⌒陆滩恼w教學(xué)內(nèi)容略有增加。增加一定數(shù)量具有實(shí)用意義的例題和習(xí)題，適當(dāng)增加新型集成器件及實(shí)際應(yīng)用電路等內(nèi)容，使教材及時(shí)反映器件和現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)最新發(fā)展，弓l導(dǎo)讀者主動(dòng)思考、尋找解決問題的方法，培養(yǎng)創(chuàng)新思維能力?！　”敬谓滩木帉戇^程中，寧改娣編寫了第1～3章，趙進(jìn)全編寫了第4-6章，張克農(nóng)編寫了第7章、第8章和各章中的VHDL語言部分，金印斌編寫了第9章?！　”緯某醢婧驮侔娑际窃谖业膶?dǎo)師沈尚賢教授編寫的教材基礎(chǔ)上進(jìn)行的。如今，他已經(jīng)離開了我們，作者深切緬懷和紀(jì)念沈尚賢教授?！　”本┙煌ù髮W(xué)的侯建軍認(rèn)真審閱了全部書稿，并提出了許多修改意見。在此，編者謹(jǐn)向他們致以衷心的感謝?！　∮捎谧髡咚接邢蓿滩闹须y免會(huì)有一些不當(dāng)之處，希望讀者批評(píng)指正。

內(nèi)容概要

　　數(shù)字邏輯基礎(chǔ)、集成邏輯門電路、組合邏輯電路的分析和設(shè)計(jì)、鎖存器與觸發(fā)器、時(shí)序邏輯電路、脈沖的產(chǎn)生與整形電路、數(shù)模和模數(shù)轉(zhuǎn)換、半導(dǎo)體存儲(chǔ)器與可編程邏輯器件及數(shù)字系統(tǒng)綜合設(shè)計(jì)等。各章末有小結(jié)，并配有難易程度和數(shù)量都比較適當(dāng)?shù)乃伎碱}和習(xí)題?！　　稊?shù)字電子技術(shù)基礎(chǔ)（第2版）》可作為高等學(xué)校電氣信息類、儀器儀表類、電子信息科學(xué)類及其他相近專業(yè)本、專科生數(shù)字電子技術(shù)基礎(chǔ)課程的教材和教學(xué)參考書，也可作為有關(guān)工程技術(shù)人員的參考書。

書籍目錄

1 數(shù)字邏輯基礎(chǔ)1.1 數(shù)制和碼制1.1.1 幾種常用的數(shù)制1.1.2 數(shù)制轉(zhuǎn)換1.1.3 碼制1.2 算術(shù)運(yùn)算與邏輯運(yùn)算1.2.1 算術(shù)運(yùn)算1.2.2 基本邏輯運(yùn)算1.2.3 復(fù)合邏輯運(yùn)算1.2.4 邏輯代數(shù)的基本定理1.3 邏輯函數(shù)及其表示方法1.3.1 邏輯函數(shù)的概念1.3.2 邏輯函數(shù)的表示方法1.3.3 邏輯函數(shù)的最小項(xiàng)和式1.3.4 邏輯函數(shù)的卡諾圖1.3.5 邏輯函數(shù)各種表示方法之間的轉(zhuǎn)換1.4 邏輯函數(shù)化簡(jiǎn)與變換1.4.1 邏輯函數(shù)化簡(jiǎn)與變換的意義1.4.2 代數(shù)化簡(jiǎn)法1.4.3 卡諾圖化簡(jiǎn)法1.4.4 具有無關(guān)項(xiàng)邏輯函數(shù)的化簡(jiǎn)1.5 硬件描述語言VHDL基礎(chǔ)1.5.1 VHDL的主要構(gòu)件1.5.2 數(shù)據(jù)類型與運(yùn)算1.5.3 運(yùn)算及運(yùn)算符本章小結(jié)思考題和習(xí)題思考題習(xí)題2 集成邏輯門電路2.1 半導(dǎo)體器件的開關(guān)特性2.1.1 雙極型三極管的開關(guān)特性2.1.2 場(chǎng)效應(yīng)管的開關(guān)特性2.2 集成電路及數(shù)字邏輯器件2.2.1 集成電路的概念2.2.2 常用數(shù)字邏輯器件2.2.3 集成邏輯門的封裝特點(diǎn)2.3 TTL系列集成門電路及技術(shù)指標(biāo)2.3.1 TTL與非門的內(nèi)部結(jié)構(gòu)及工作原理2.3.2 輸入／輸出電壓和噪聲容限2.3.3 輸入／輸出電流和扇出數(shù)2.3.4 傳輸時(shí)延和功耗2.3.5 TTL集電極開路門和三態(tài)邏輯門2.4 CMOS集成門電路2.4.1 CMOS邏輯電路特點(diǎn)2.4.2 CMOS傳輸門2.4.3 CMOS漏極開路門和三態(tài)邏輯門2.4.4 雙極型-CMOS集成電路2.5 TTL和CMOS集成門接口問題及使用注意事項(xiàng)2.5.1 TTL與CMOS系列之間的接口問題2.5.2 邏輯門電路使用中的幾個(gè)實(shí)際問題2.6 用VHDL描述門電路2.6.1 行為和結(jié)構(gòu)描述2.6.2 用VHDL描述門電路舉例本章小結(jié)思考題和習(xí)題思考越習(xí)題3 組合邏輯電路的分析和設(shè)計(jì)3.1 組合邏輯電路3.2 門級(jí)組合電路的分析和設(shè)計(jì)3.2.1 分析方法3.2.2 設(shè)計(jì)方法3.3 中規(guī)模邏輯器件簡(jiǎn)介3.4 譯碼器和編碼器3.4.1 譯碼器3.4.2 BCD-七段顯示譯碼器3.4.3 編碼器3.5 多路選擇器和多路分配器3.5.1 多路選擇器3.5.2 多路分配器3.6 加法器和比較器3.6.1 加法器3.6.2 數(shù)值比較器3.7 基于MSI組合邏輯電路的分析3.7.1 分析步驟3.7.2 分析舉例3.8 基于MSI組合邏輯電路的設(shè)計(jì)3.8.1 設(shè)計(jì)步驟3.8.2 設(shè)計(jì)舉例3.9 組合邏輯電路中的競(jìng)爭(zhēng)與險(xiǎn)象3.9.1 競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象及原因3.9.2 險(xiǎn)象的識(shí)別和消除方法3.10 VHDL描述組合邏輯電路3.10.1 用VHDL描述常用組合邏輯電路3.10.2 用VHDL描述一般組合邏輯電路本章小結(jié)思考題和習(xí)題思考題習(xí)題4 鎖存器與觸發(fā)器4.1 基本概念4.2 鎖存器4.2.1 基本RS鎖存器4.2.2 時(shí)鐘控制RS鎖存器4.2.3 時(shí)鐘控制D鎖存器4.2.4 時(shí)鐘控制鎖存器的觸發(fā)方式及存在問題4.3 觸發(fā)器的結(jié)構(gòu)和工作原理4.3.1 主從JK觸發(fā)器4.3.2 邊沿觸發(fā)器4.4 觸發(fā)器的脈沖工作特性4.4.1 主從JK觸發(fā)器的脈沖工作特性4.4.2 維持阻塞D觸發(fā)器的脈沖工作特性4.5 觸發(fā)器的邏輯功能及轉(zhuǎn)換4.5.1 觸發(fā)器的邏輯功能4.5.2 觸發(fā)器之間的轉(zhuǎn)換4.6 觸發(fā)器的VHDL描述本章小結(jié)思考題和習(xí)題思考題習(xí)題5 時(shí)序邏輯電路5.1 時(shí)序電路的基本概念5.1.1 時(shí)序電路的特點(diǎn)5.1.2 時(shí)序電路的分類5.1.3 時(shí)序電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時(shí)序圖5.2 基于觸發(fā)器時(shí)序電路的分析5.2.1 分析方法5.2.2 同步時(shí)序電路的分析5.2.3 異步時(shí)序電路的分析5.3 基于觸發(fā)器時(shí)序電路的設(shè)計(jì)5.3.1 設(shè)計(jì)步驟5.3.2 同步時(shí)序電路的設(shè)計(jì)5.3.3 異步時(shí)序電路的設(shè)計(jì)5.4 集成計(jì)數(shù)器5.4.1 異步集成計(jì)數(shù)器5.4.2 同步集成計(jì)數(shù)器5.4.3 任意進(jìn)制計(jì)數(shù)器的構(gòu)成5.5 寄存器5.5.1 寄存器5.5.2 移位寄存器5.6 基于MSI時(shí)序邏輯電路的分析5.6.1 分析步驟5.6.2 分析舉例5.7 基于MSI時(shí)序邏輯電路的設(shè)計(jì)5.7.1 時(shí)序脈沖發(fā)生電路5.7.2 一般時(shí)序電路的設(shè)計(jì)5.8 用VHDL描述時(shí)序邏輯電路5.8.1 計(jì)數(shù)器的VHDL語言描述5.8.2 信號(hào)發(fā)生器的VHDL語言描述本章小結(jié)思考題和習(xí)題思考題習(xí)題6 脈沖的產(chǎn)生與整形電路6.1 脈沖的基本知識(shí)6.2 多諧振蕩器6.2.1 集成門電路構(gòu)成的多諧振蕩器6.2.2 石英晶體多諧振蕩器6.3 單穩(wěn)態(tài)觸發(fā)器6.3.1 用門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器6.3.2 集成單穩(wěn)態(tài)觸發(fā)器6.3.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用舉例，6.4 施密特觸發(fā)器6.4.1 用門電路構(gòu)成的施密特觸發(fā)器6.4.2 集成施密特觸發(fā)器6.4.3 施密特觸發(fā)器應(yīng)用舉例6.5 555定時(shí)器及其應(yīng)用6.5.1 555定時(shí)器6.5.2 用555定時(shí)器構(gòu)成的施密特觸發(fā)器6.5.3 用555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器6.5.4 用555定時(shí)器構(gòu)成的多諧振蕩器6.6 綜合運(yùn)用舉例本章小結(jié)思考題和習(xí)題思考題習(xí)題7 數(shù)模和模數(shù)轉(zhuǎn)換7.1 數(shù)模轉(zhuǎn)換器7.1.1 基本轉(zhuǎn)換原理7.1.2 常用轉(zhuǎn)換技術(shù)7.1.3 DAC的主要參數(shù)和誤差7.1.4 集成DAC7.1.5 集成DAC的應(yīng)用7.2 模數(shù)轉(zhuǎn)換7.2.1 轉(zhuǎn)換的基本原理7.2.2 采樣-保持電路7.2.3 并行比較型ADC7.2.4 逐次漸近型ADC7.2.5 雙積分型ADC7.2.6 ∑-△轉(zhuǎn)換器7.2.7 ADC的主要參數(shù)7.2.8 集成ADC本章小結(jié)思考題和習(xí)題思考題習(xí)題8 半導(dǎo)體存儲(chǔ)器與可編程邏輯器件8.1 概述8.2 隨機(jī)存儲(chǔ)器8.2.1 RAM的基本結(jié)構(gòu)8.2.2 RAM的存儲(chǔ)單元8.2.3 RAM的讀寫時(shí)序8.2.4 集成RAM舉例8.2.5 RAM的擴(kuò)展8.3 只讀存儲(chǔ)器8.3.1 ROM的結(jié)構(gòu)與原理8.3.2 PROM的可編程節(jié)點(diǎn)8.3.3 ROM的應(yīng)用8.4 低密度可編程邏輯器件8.4.1 PLA和PAL8.4.2 GAL8.5 復(fù)雜可編程邏輯器件CPLD8.5.1 ispLSI／pLSI20328.5.2 EPM7128S8.6 現(xiàn)場(chǎng)可編程邏輯陣列FPGA8.6.1 FPGA簡(jiǎn)介8.6.2 FPGA的基本結(jié)構(gòu)本章小結(jié)思考題和習(xí)題思考題習(xí)題9 數(shù)字系統(tǒng)綜合設(shè)計(jì)9.1 數(shù)字系統(tǒng)設(shè)計(jì)的一般方法9.1.1 數(shù)字系統(tǒng)的基本構(gòu)成9.1.2 數(shù)字系統(tǒng)的設(shè)計(jì)方法9.1.3 數(shù)字系統(tǒng)的設(shè)計(jì)步驟9.2 數(shù)字頻率計(jì)9.2.1 測(cè)頻原理9.2.2 簡(jiǎn)易頻率計(jì)9.2.3 恒精度頻率計(jì)9.3 信號(hào)發(fā)生器設(shè)計(jì)9.3.1 直接數(shù)字頻率合成技術(shù)9.3.2 DDS信號(hào)發(fā)生器設(shè)計(jì)9.3.3 仿真與測(cè)試本章小結(jié)思考題和習(xí)題思考題習(xí)題參考文獻(xiàn)

編輯推薦

其他版本請(qǐng)見：《普通高等教育十一五國(guó)家級(jí)規(guī)劃教材：數(shù)字電子技術(shù)基礎(chǔ)（第2版）》

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字電子技術(shù)基礎(chǔ) PDF格式下載

---