數(shù)字信號處理FPGA電路設(shè)計(jì)

前言

施國勇教授是我在上海交通大學(xué)任教時由衷地敬重的老師之一。他2005年夏從華盛頓大學(xué)回國時最初的辦公桌就在我對面，那時候，七八個老師擠在浩然大廈15樓一個狹小的房間里，憧憬著閔行校園中的新微電子大樓的場景猶在眼前；而我，也得以近距離感受施教授深厚的數(shù)學(xué)功底和嚴(yán)謹(jǐn)?shù)膶W(xué)術(shù)作風(fēng)。數(shù)字信號處理是所有電子信息類學(xué)生應(yīng)該熟練掌握的專業(yè)基礎(chǔ)課程之一。長期以來，由于理論性較強(qiáng)，涉及的數(shù)學(xué)內(nèi)容較多，教學(xué)一直頗有難度。盡管近年來的教學(xué)改革陸續(xù)將MATLAB等軟件工具引入課程，但距離實(shí)際的工程工作，比如設(shè)計(jì)出具有數(shù)字信號處理系統(tǒng)能力的軟硬件系統(tǒng)以及芯片，仍然有較遠(yuǎn)距離。施國勇教授的這本書填補(bǔ)了這方面的空白。這本書涉及的內(nèi)容雖然屬于基礎(chǔ)性理論，但是，利用FPGA進(jìn)行數(shù)字信號處理的教學(xué)方法卻是國際工科電子類教育研究中的前沿課題。Xilinx公司有幸和歐洲該領(lǐng)域頂尖的專家教授合作，于2006年將這種最前沿的課程資料引入中國。經(jīng)過施教授在上海交通大學(xué)面向研究生以及面向本科生近三年的實(shí)際教學(xué)，并經(jīng)過教學(xué)實(shí)踐的積累和提煉，終于成書，可喜可賀。2010年以后，隨著集成電路工藝越來越接近10nm，F(xiàn)PGA由于結(jié)構(gòu)整齊、可現(xiàn)場編程，成為下一個十年中能夠繼續(xù)存活的為數(shù)不多的集成電路種類之一，并會加速發(fā)展，被更多的電子設(shè)備設(shè)計(jì)所采用。在這個進(jìn)程中，F(xiàn)PGA也脫離了傳統(tǒng)的角色，越來越多地運(yùn)用于嵌入式數(shù)字信號處理系統(tǒng)中。因此，2010年后的工程師需要熟練掌握FPGA技術(shù)，同時也要熟練掌握數(shù)字信號處理技術(shù)，才能夠應(yīng)對電子設(shè)備可移動化、網(wǎng)絡(luò)化、多媒體化的三重挑戰(zhàn)。而本書的推出，使學(xué)生在第一次接觸數(shù)字信號處理時，就以高度并行的思路，完整地將并行世界的本源，以FPGA設(shè)計(jì)的形式呈現(xiàn)出來，而Xilinx公司的System Generator等圖形化工具的引入，使得這個學(xué)習(xí)過程變得容易并且富有樂趣。Xilinx公司大學(xué)合作計(jì)劃將一如既往地支持本書的后續(xù)發(fā)展，包括更新軟件版本、更新實(shí)驗(yàn)板卡、聯(lián)合實(shí)驗(yàn)室捐贈等，期待本書的讀者和學(xué)生們從中獲得學(xué)習(xí)的樂趣。

內(nèi)容概要

由于大規(guī)模集成電路技術(shù)的飛速發(fā)展，一塊FPGA芯片上能實(shí)現(xiàn)的邏輯功能大幅度增加，并進(jìn)一步向嵌入式DSP模塊和嵌入式處理器核技術(shù)發(fā)展，由此帶來的結(jié)果是在一塊FPGA芯片上能實(shí)現(xiàn)相當(dāng)復(fù)雜的數(shù)字信號處理功能并保持相對較低的功耗，而芯片價(jià)格也一直在不斷下降。如今，F(xiàn)PGA已不再局限于ASIC設(shè)計(jì)的原型實(shí)現(xiàn)和功能驗(yàn)證，而是可以直接用于復(fù)雜信號處理系統(tǒng)的商業(yè)化應(yīng)用和解決方案的開發(fā)。本書專門為這樣一種技術(shù)發(fā)展趨勢而寫作。    書中主要介紹基于FPGA的數(shù)字信號處理電路的設(shè)計(jì)和實(shí)現(xiàn)方法。使用由全球最大FPGA芯片供應(yīng)商Xilinx公司的大學(xué)合作計(jì)劃(XUP)提供的Virtex-Ⅱ Pro開發(fā)板和標(biāo)準(zhǔn)開發(fā)套件。書中除了介紹一些易于在FPGA上實(shí)現(xiàn)的DSP電路及其相關(guān)理論之外，特別強(qiáng)調(diào)采用FPGA作為電路實(shí)現(xiàn)平臺時需要對算法和電路進(jìn)行的特殊改造和設(shè)計(jì)，同時強(qiáng)調(diào)為充分利用硬件資源所需要采取的設(shè)計(jì)技巧。因此即使是從事ASIC設(shè)計(jì)的讀者也能從本書獲得關(guān)于DSP電路實(shí)現(xiàn)的許多參考知識。    本書可作為大專院校電子工程類高年級學(xué)生和研究生相關(guān)課程教材，也適用于工業(yè)界從事DSP應(yīng)用開發(fā)的工程師自學(xué)或培訓(xùn)。本書能幫助讀者獲得從DSP算法設(shè)計(jì)到硬件實(shí)現(xiàn)的整個流程的專業(yè)訓(xùn)練，并在動手實(shí)現(xiàn)一些常用DSP電路的過程中熟悉業(yè)界通用的設(shè)計(jì)流程和EDA工具軟件。

作者簡介

施國勇，上海交通大學(xué)微電子學(xué)院教授，博士生導(dǎo)師。1987年畢業(yè)于復(fù)旦大學(xué)數(shù)學(xué)系應(yīng)用數(shù)學(xué)專業(yè)，2002處獲美國華盛頓州立大學(xué)電機(jī)工程博士學(xué)位。曾任美國華盛頓大學(xué)電機(jī)工程系博士后研究員，荷蘭愛因霍芬科技大學(xué)訪問研究員。在自動控制、大規(guī)模集成電路設(shè)計(jì)自動化等領(lǐng)域發(fā)表論文50余篇。論文On Symbolic Model Order Reduction獲2007年IEEE電路與系統(tǒng)協(xié)會Donald O.Pederson最佳論文獎。為2007年上海市浦江人才基金獲得者，2006年和2008年國家自然科學(xué)基金面上項(xiàng)目主持人。

書籍目錄

第1章  集成電路技術(shù)與數(shù)字信號處理  1.1  數(shù)字信號處理基本原理  1.2  FPGA技術(shù)  1.3  數(shù)字信號處理的應(yīng)用  1.4  數(shù)字信號處理的發(fā)展趨勢  1.5  基于FPGA設(shè)計(jì)基本要點(diǎn)  1.6  從算法到硬件：一個設(shè)計(jì)例子  1.7  一個電路多樣性例子  1.8  本書的特色與重點(diǎn)  1.9  本書結(jié)構(gòu)  1.10  對課堂教學(xué)的建議  1.11  本章小結(jié)  1.12  練習(xí)  1.13  參考文獻(xiàn)第2章  Virtex-Ⅱ Pro FPGA資源與設(shè)計(jì)工具  2.1  FPGA的基本資源  2.2  FPGA的設(shè)計(jì)流程  2.3  Xilinx FPGA的設(shè)計(jì)流程  2.4  Xilinx FPGA設(shè)計(jì)工具軟件與安裝  2.5  本章小結(jié)  2.6  與System Generator兼容的ISE和MATLAB版本信息  2.7  參考文獻(xiàn)第3章  基本算術(shù)運(yùn)算電路  3.1  加法器設(shè)計(jì)與實(shí)現(xiàn)  3.2  符號數(shù)加法  3.3  溢出與飽和  3.4  乘法器設(shè)計(jì)  3.5  乘法器在Slice上的實(shí)現(xiàn)  3.6  符號數(shù)乘法  3.7  除法器設(shè)計(jì)  3.8  開平方根電路的設(shè)計(jì)  3.9  本章小結(jié)  3.10  練習(xí)  3.11  參考文獻(xiàn)第4章  采樣與量化  4.1  Fourier級數(shù)與Fourier變換  4.2  采樣數(shù)學(xué)模型  4.3  采樣定理  4.4  混疊  4.5  下采樣與上采樣  4.6  采樣與電路實(shí)現(xiàn)  4.7  量化  4.8  本章小結(jié)  4.9  練習(xí)  4.10  參考文獻(xiàn)第5章  低成本低功耗濾波器設(shè)計(jì)  5.1  CIC濾波器  5.2  CIC位寬分析  5.3  CIC電路實(shí)現(xiàn)  5.4  本章小結(jié)  5.5  練習(xí)  5.6  參考文獻(xiàn)第6章  CORDIC原理與實(shí)現(xiàn)  6.1  CORDIC基本原理  6.2  CORDIC的收斂性  6.3  雙曲CORDIC  6.4  CORDIC電路實(shí)現(xiàn)  6.5  本章小結(jié)  6.6  練習(xí)  6.7  參考文獻(xiàn)第7章  FFT算法與電路實(shí)現(xiàn)  7.1  基2FFT算法推導(dǎo)  7.2  基2FFT蝶形計(jì)算電路  7.3  基4FFT算法推導(dǎo)  7.4  FFT電路結(jié)構(gòu)設(shè)計(jì)  7.5  本章小結(jié)  7.6  練習(xí)  7.7  參考文獻(xiàn)第8章  自適應(yīng)濾波器設(shè)計(jì)  8.1  最小二乘問題  8.2  最小二乘問題迭代算法  8.3  自適應(yīng)濾波算法  8.4  自適應(yīng)濾波器電路設(shè)計(jì)  8.5  QR分解與電路實(shí)現(xiàn)  8.6  本章小結(jié)  8.7  練習(xí)  8.8  參考文獻(xiàn)第9章  數(shù)據(jù)流圖與時序分析  9.1  數(shù)據(jù)流圖  9.2  數(shù)據(jù)流圖時序分析  9.3  時序重整  9.4  節(jié)點(diǎn)時序重整  9.5  最短路徑算法  9.6  本章小結(jié)  9.7  Karp定理證明  9.8  練習(xí)  9.9  參考文獻(xiàn)第10章  設(shè)計(jì)案例  10.1  用4個乘法器實(shí)現(xiàn)10抽頭FIR濾波器  10.2  8位除法器設(shè)計(jì)與實(shí)現(xiàn)  10.3  8位開平方根電路的設(shè)計(jì)與實(shí)現(xiàn)  10.4  本章小結(jié)附錄  實(shí)驗(yàn)指導(dǎo)書  實(shí)驗(yàn)前言  參考文獻(xiàn)實(shí)驗(yàn)一  Xilinx Virtex-Ⅱ Pro實(shí)驗(yàn)板與設(shè)計(jì)軟件  A1.1  實(shí)驗(yàn)簡介  A1.2  實(shí)驗(yàn)?zāi)康? A1.3  實(shí)驗(yàn)任務(wù)  A1.4  實(shí)驗(yàn)報(bào)告寫作要求  A1.5  實(shí)驗(yàn)步驟  A1.6  參考文獻(xiàn)實(shí)驗(yàn)二  基本算術(shù)電路的FPGA實(shí)現(xiàn)  A2.1  實(shí)驗(yàn)簡介  A2.2  實(shí)驗(yàn)?zāi)康? A2.3  實(shí)驗(yàn)任務(wù)  A2.4  實(shí)驗(yàn)報(bào)告寫作要求  A2.5  實(shí)驗(yàn)步驟  A2.6  練習(xí)  A2.7  參考文獻(xiàn)實(shí)驗(yàn)三  FIR濾波器設(shè)計(jì)  A3.1  實(shí)驗(yàn)簡介  A3.2  實(shí)驗(yàn)?zāi)康? A3.3  實(shí)驗(yàn)任務(wù)  A3.4  實(shí)驗(yàn)報(bào)告寫作要求  A3.5  實(shí)驗(yàn)步驟  A3.6  參考文獻(xiàn)實(shí)驗(yàn)四  數(shù)控振蕩器設(shè)計(jì)與降頻轉(zhuǎn)換  A4.1  實(shí)驗(yàn)簡介  A4.2  實(shí)驗(yàn)?zāi)康? A4.3  實(shí)驗(yàn)任務(wù)  A4.4  實(shí)驗(yàn)報(bào)告寫作要求  A4.5  實(shí)驗(yàn)步驟  A4.6  參考文獻(xiàn)實(shí)驗(yàn)五  CIC濾波器設(shè)計(jì)與應(yīng)用  A5.1  實(shí)驗(yàn)簡介  A5.2  實(shí)驗(yàn)?zāi)康? A5.3  實(shí)驗(yàn)任務(wù)  A5.4  實(shí)驗(yàn)報(bào)告寫作要求  A5.5  實(shí)驗(yàn)步驟  A5.6  參考文獻(xiàn)實(shí)驗(yàn)六  CORDIC計(jì)算向量長度  A6.1  實(shí)驗(yàn)簡介  A6.2  實(shí)驗(yàn)?zāi)康? A6.3  實(shí)驗(yàn)任務(wù)  A6.4  實(shí)驗(yàn)報(bào)告寫作要求  A6.5  實(shí)驗(yàn)步驟  A6.6  練習(xí)  A6.7  參考文獻(xiàn)

章節(jié)摘錄

插圖：上述比較從根本上體現(xiàn)了用兩種典型方法實(shí)現(xiàn)同一個算法的差異。與通用處理器不同，定制電路或FPGA的設(shè)計(jì)具有更好的并行性與靈活性，而這種差異對于許多應(yīng)用來說至關(guān)重要。當(dāng)我們?yōu)橐豢顢?shù)字信號處理產(chǎn)品決定設(shè)計(jì)指標(biāo)和實(shí)現(xiàn)方式時，需要考慮諸多因素，如芯片的價(jià)格、投入的設(shè)計(jì)人力、設(shè)計(jì)周期、信息處理的速度、功耗、對小型化的要求、更新?lián)Q代的容易程度以及成本等。其中特別是產(chǎn)品的信息處理速度、開發(fā)成本、開發(fā)周期和功耗等會直接影響最終是選用軟件方式還是選用硬件（定制電路）方式實(shí)現(xiàn)一個。DSP的計(jì)算功能。為此需要考慮算法的多樣性與電路實(shí)現(xiàn)（硬件）的多樣性之間的關(guān)系。算法本身的多樣性意味著可以改變算法的表現(xiàn)形式，但不改變算法的功能，從而更有效地利用硬件資源。例如，直接用循環(huán)方式實(shí)現(xiàn)的運(yùn)算需要多個時鐘周期才能完成，可以把循環(huán)展開實(shí)行并行處理，以硬件換取速度。另一方面，硬件（電路）實(shí)現(xiàn)的多樣性體現(xiàn)在用更經(jīng)濟(jì)的電路實(shí)現(xiàn)同樣功能的計(jì)算，這通常與算法設(shè)計(jì)無關(guān)。例如，不直接用乘法器實(shí)現(xiàn)乘法運(yùn)算（因乘法電路消耗比較多的硬件），而是用加法器和移位器實(shí)現(xiàn)乘法運(yùn)算。算法設(shè)計(jì)的多樣性更強(qiáng)調(diào)算法的結(jié)構(gòu)設(shè)計(jì)（如并行處理、迭代、循環(huán)展開等），而電路實(shí)現(xiàn)的多樣性更強(qiáng)調(diào)電路層次的基本運(yùn)算設(shè)計(jì)；如果一個算法中大量使用復(fù)雜運(yùn)算（如乘、除、開平方根等），那么把這些開銷較大的基本運(yùn)算用開銷較低的簡單電路實(shí)現(xiàn)，通常可以大幅提高一個DSP系統(tǒng)的整體運(yùn)行性能。上述算法設(shè)計(jì)與電路實(shí)現(xiàn)的多樣性體現(xiàn)了數(shù)字信號處理實(shí)踐的靈活性和豐富內(nèi)涵。雖然現(xiàn)代化的設(shè)計(jì)自動化工具能為設(shè)計(jì)者完成一定程度的選取和優(yōu)化，但設(shè)計(jì)者仍可以有很大的自由度為應(yīng)用問題選擇特殊的設(shè)計(jì)方案。為了實(shí)現(xiàn)從算法到電路之間的映射，作為設(shè)計(jì)者首先要對可支配的硬件資源和設(shè)計(jì)指標(biāo)中的時序、功耗、帶寬等要求獲得第一手資料。在此基礎(chǔ)上對算法進(jìn)行重新設(shè)計(jì)（reformulation）。對于算法的改造可以根據(jù)經(jīng)驗(yàn)，也可以使用一些形式化方法，如信號／數(shù)據(jù)流表示法、時序重整（retiming）方法、流水線和平行設(shè)計(jì)方法以及循環(huán)展開（1oopunfolding）等方法。這些通用方法大多數(shù)已經(jīng)在一些流行的輔助工具中被實(shí)現(xiàn)，這些內(nèi)容將在第10章做更多的介紹。

編輯推薦

《數(shù)字信號處理FPGA電路設(shè)計(jì)》是由高等教育出版社出版的。

圖書封面

評論、評分、閱讀與下載

---

    數(shù)字信號處理FPGA電路設(shè)計(jì) PDF格式下載

---