數(shù)字電子技術(shù)基礎(chǔ)

內(nèi)容概要

　　《數(shù)字電子技術(shù)基礎(chǔ)（第2版）》是根據(jù)教育部電子信息與電氣信息基礎(chǔ)課程教學(xué)指導(dǎo)分委員會(huì)制訂的“數(shù)字電子技術(shù)基礎(chǔ)課程教學(xué)基本要求”進(jìn)行修訂的。這次修訂保留了原教材的理論體系，改寫(xiě)了部分章節(jié)的內(nèi)容，補(bǔ)充了大量應(yīng)用實(shí)例，使理論和實(shí)踐聯(lián)系更加緊密，增加了硬件描述語(yǔ)言（VHDL），使學(xué)生了解電子設(shè)計(jì)自動(dòng)化（EDA）的基礎(chǔ)知識(shí)。此外，各章還增加了自測(cè)題，幫助讀者更好地掌握基本理論知識(shí)。　　全書(shū)共分11章，分別為緒論、邏輯代數(shù)基礎(chǔ)、集成邏輯門(mén)電路、組合邏輯電路、集成觸發(fā)器、時(shí)序邏輯電路、脈沖產(chǎn)生與整形電路、數(shù)模和模數(shù)轉(zhuǎn)換器、半導(dǎo)體存儲(chǔ)器、可編程邏輯器件和硬件描述語(yǔ)言（VHDL）。每節(jié)有思考題，每章有小結(jié)、自測(cè)題和練習(xí)題。書(shū)末有自測(cè)題和部分練習(xí)題的參考答案。內(nèi)容豐富實(shí)用，有利于培養(yǎng)學(xué)生的技術(shù)應(yīng)用能力。　　《數(shù)字電子技術(shù)基礎(chǔ)（第2版）》有配套的電子教案和學(xué)習(xí)指導(dǎo)與習(xí)題解答，便于組織教學(xué)和幫助讀者掌握本課程的主要內(nèi)容和解題方法。　　《數(shù)字電子技術(shù)基礎(chǔ)（第2版）》可作為高等學(xué)校電子信息類、電氣信息類、通信類、計(jì)算機(jī)類、自動(dòng)化類和機(jī)電類等專業(yè)的“數(shù)字電子技術(shù)基礎(chǔ)”、“數(shù)字邏輯電路”和“電子技術(shù)基礎(chǔ)”數(shù)字部分等課程的教材，也可供從事電子技術(shù)工作的有關(guān)工程技術(shù)人員參考。

書(shū)籍目錄

第1章 緒論1.1 概述1.1.1 數(shù)字信號(hào)和數(shù)字電路1.1.2 數(shù)字電路的特點(diǎn)和分類1.2 數(shù)制和碼制1.2.1 數(shù)制1.2.2 不同數(shù)制間的轉(zhuǎn)換1.2.3 二進(jìn)制代碼1.3 二進(jìn)制數(shù)的算術(shù)運(yùn)算1.3.1 兩數(shù)絕對(duì)值之間的運(yùn)算1.3.2 原碼、反碼和補(bǔ)碼本章小結(jié)自測(cè)題練習(xí)題第2章 邏輯代數(shù)基礎(chǔ)2.1 概述2.2 邏輯代數(shù)中的常用運(yùn)算2.2.1 基本邏輯運(yùn)算2.2.2 復(fù)合邏輯運(yùn)算2.3 邏輯代數(shù)中的基本定律和常用公式2.3.1 邏輯代數(shù)中的基本定律2.3.2 邏輯代數(shù)中的常用公式2.3.3 邏輯代數(shù)中的三個(gè)基本規(guī)則2.4 邏輯函數(shù)及其表示方法2.4.1 邏輯函數(shù)的建立2.4.2 邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式2.5 邏輯函數(shù)的公式化簡(jiǎn)法2.5.1 邏輯函數(shù)的最簡(jiǎn)表達(dá)式2.5.2 邏輯函數(shù)的公式化簡(jiǎn)法2.6 邏輯函數(shù)的卡諾圖化簡(jiǎn)法2.6.1 用卡諾圖表示邏輯函數(shù)2.6.2 用卡諾圖化簡(jiǎn)邏輯函數(shù)2.6.3 用卡諾圖化簡(jiǎn)具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)本章小結(jié)自測(cè)題練習(xí)題技能題第3章 集成邏輯門(mén)電路3.1 概述3.2 基本邏輯門(mén)電路3.2.1 二極管的開(kāi)關(guān)特性3.2.2 三極管的開(kāi)關(guān)特性3.2.3 MOS管的開(kāi)關(guān)特性3.2.4 分立元件門(mén)電路3.3 TTL集成邏輯門(mén)電路3.3.1 TTL與非門(mén)3.3.2 其他功能的TTL門(mén)電路3.3.3 其他系列的TTL門(mén)電路3.3.4 TTL數(shù)字集成電路的系列3.3.5 其他雙極型集成邏輯門(mén)電路3.3.6 TTL集成邏輯門(mén)電路的使用注意事項(xiàng)3.4 CMOS集成邏輯門(mén)電路3.4.1 CMOS反相器3.4.2 其他功能的CMOS門(mén)電路3.4.3 高速CMOS門(mén)電路3.4.4 CMOS數(shù)字集成電路的系列3.4.5 CMOS集成邏輯門(mén)電路的使用注意事項(xiàng)3.5 TTL電路與CMOS電路的接口3.5.1 TTL電路驅(qū)動(dòng)CMOS電路3.5.2 CMOS電路驅(qū)動(dòng)TTL電路本章小結(jié)自測(cè)題練習(xí)題技能題第4章 組合邏輯電路4.1 概述4.2 組合邏輯電路的分析和設(shè)計(jì)4.2.1 組合邏輯電路的分析4.2.2 組合邏輯電路的設(shè)計(jì)4.3 加法器4.3.1 半加器和全加器4.3.2 加法器4.4 編碼器4.4.1 二進(jìn)制編碼器4.4.2 二一十進(jìn)制編碼器4.4.3 優(yōu)先編碼器4.5 譯碼器和數(shù)據(jù)分配器4.5.1 二進(jìn)制譯碼器4.5.2 二一十進(jìn)制譯碼器4.5.3 顯示譯碼器4.5.4 譯碼器的應(yīng)用4.5.5 數(shù)據(jù)分配器4.6 數(shù)據(jù)選擇器4.6.1 4選1數(shù)據(jù)選擇器4.6.2 8選1數(shù)據(jù)選擇器4.6.3 數(shù)據(jù)選擇器的應(yīng)用4.7 數(shù)值比較器4.7.1 1位數(shù)值比較器4.7.2 多位數(shù)值比較器4.8 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)4.8.1 產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因4.8.2 冒險(xiǎn)的分類4.8.3 冒險(xiǎn)現(xiàn)象的判別4.8.4 消除冒險(xiǎn)現(xiàn)象的方法本章小結(jié)自測(cè)題練習(xí)題技能題第5章 集成觸發(fā)器5.1 概述5.2 基本RS觸發(fā)器5.2.1 由與非門(mén)組成的基本RS觸發(fā)器5.2.2 由或非門(mén)組成的基本RS觸發(fā)器5.2.3 集成鎖存器5.3 同步觸發(fā)器5.3.1 同步RS觸發(fā)器5.3.2 同步D觸發(fā)器5.3.3 同步JK觸發(fā)器5.3.4 同步觸發(fā)器的空翻5.4 邊沿觸發(fā)器5.4.1 TTL邊沿JK觸發(fā)器5.4.2 維持阻塞D觸發(fā)器5.4.3 T觸發(fā)器和T1觸發(fā)器5.4.4 CMOS邊沿觸發(fā)器5.5 主從觸發(fā)器5.5.1 主從RS觸發(fā)器5.5.2 主從JK觸發(fā)器5.5.3 主從JK觸發(fā)器的一次翻轉(zhuǎn)現(xiàn)象5.6 觸發(fā)器的應(yīng)用舉例本章小結(jié)自測(cè)題練習(xí)題技能題第6章 時(shí)序邏輯電路6.1 概述6.2 時(shí)序邏輯電路的分析6.2.1 同步時(shí)序邏輯電路的分析6.2.2 異步時(shí)序邏輯電路的分析6.3 寄存器和移位寄存器6.3.1 寄存器6.3.2 移位寄存器6.3.3 移位寄存器的應(yīng)用6.4 計(jì)數(shù)器6.4.1 異步計(jì)數(shù)器6.4.2 同步計(jì)數(shù)器6.4.3 集成計(jì)數(shù)器6.4.4 利用計(jì)數(shù)器的級(jí)聯(lián)獲得大容量Ⅳ進(jìn)制計(jì)數(shù)器6.4.5 集成計(jì)數(shù)器應(yīng)用舉例6.5 同步時(shí)序邏輯電路的設(shè)計(jì)6.5.1 同步時(shí)序邏輯電路的設(shè)計(jì)6.5.2 同步時(shí)序邏輯電路設(shè)計(jì)舉例本章小結(jié)自測(cè)題練習(xí)題技能題第7章 脈沖產(chǎn)生與整形電路7.1 概述7.2 555定時(shí)器的電路結(jié)構(gòu)及其邏輯功能7.2.1 555定時(shí)器的電路結(jié)構(gòu)7.2.2 555定時(shí)器的邏輯功能7.3 施密特觸發(fā)器7.3.1 施密特觸發(fā)器的邏輯符號(hào)和電壓傳輸特性7.3.2 用555定時(shí)器組成施密特觸發(fā)器7.3.3 集成施密特觸發(fā)器7.3.4 施密特觸發(fā)器的應(yīng)用7.4 單穩(wěn)態(tài)觸發(fā)器7.4.1 用555定時(shí)器組成單穩(wěn)態(tài)觸發(fā)器7.4.2 集成單穩(wěn)態(tài)觸發(fā)器7.4.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用7.5 多諧振蕩器7.5.1 用555定時(shí)器組成多諧振蕩器7.5.2 石英晶體多諧振蕩器本章小結(jié)自測(cè)題練習(xí)題技能題第8章 數(shù)模和模數(shù)轉(zhuǎn)換器8.1 概述8.2 D／A轉(zhuǎn)換器8.2.1 權(quán)電阻網(wǎng)絡(luò)D／A轉(zhuǎn)換器8.2.2 R-2R倒T形電阻網(wǎng)絡(luò)D／A轉(zhuǎn)換器8.2.3 權(quán)電流型D／A轉(zhuǎn)換器8.2.4 D／A轉(zhuǎn)換器的主要參數(shù)8.2.5 集成D／A轉(zhuǎn)換器AD7520介紹8.3 A／D轉(zhuǎn)換器8.3.1 A／D轉(zhuǎn)換的一般過(guò)程8.3.2 并聯(lián)比較型A／D轉(zhuǎn)換器8.3.3 逐次漸近型A／D轉(zhuǎn)換器8.3.4 雙積分型A／D轉(zhuǎn)換器8.3.5 A／D轉(zhuǎn)換器的主要參數(shù)8.3.6 集成A／D轉(zhuǎn)換器CC7106介紹本章小結(jié)自測(cè)題練習(xí)題技能題第9章 半導(dǎo)體存儲(chǔ)器9.1 概述9.2 只讀存儲(chǔ)器（ROM）9.2.1 ROM的電路結(jié)構(gòu)和基本電路9.2.2 固定ROM的基本電路和工作原理9.2.3 可編程只讀存儲(chǔ)器（PROM）9.2.4 可擦除可編程只讀存儲(chǔ)器9.3 隨機(jī)存取存儲(chǔ)器（RAM）9.3.1 RAM的電路結(jié)構(gòu)和讀／寫(xiě)過(guò)程9.3.2 RAM中的存儲(chǔ)單元9.3.3 RAM的擴(kuò)展本章小結(jié)自測(cè)題練習(xí)題第10章 可編程邏輯器件10.1 概述10.2 可編程邏輯器件的基本結(jié)構(gòu)10.2.1 PLD的基本結(jié)構(gòu)10.2.2 PLD器件的表示法10.3 可編程陣列邏輯（PAL）10.3.1 PAL的基本結(jié)構(gòu)10.3.2 PAL的輸出和反饋結(jié)構(gòu)10.4 通用陣列邏輯（GAL）10.4.1 GAL的總體結(jié)構(gòu)10.4.2 GAL的輸出邏輯宏單元（OLMC）10.5 現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）10.5.1 FPGA的基本結(jié)構(gòu)10.5.2 FPGA的模塊功能10.5.3 FPGA的數(shù)據(jù)裝載10.6 在系統(tǒng)可編程邏輯器件ISP-PLD10.6.1 低密度在系統(tǒng)可編程邏輯器件10.6.2 高密度在系統(tǒng)可編程邏輯器件10.6.3 可編程器件的應(yīng)用設(shè)計(jì)簡(jiǎn)介本章小結(jié)自測(cè)題練習(xí)題第11章 硬件描述語(yǔ)言（VHDL）11.1 概述11.2 VHDL語(yǔ)言的程序結(jié)構(gòu)11.2.1 VHDL語(yǔ)言的實(shí)體和結(jié)構(gòu)體11.2.2 VHDL語(yǔ)言的庫(kù)、程序包和配置11.2.3 子程序11.3 VHDL編程語(yǔ)言的基本要素11.3.1 VHDL的語(yǔ)言元素11.3.2 VHDL的基本語(yǔ)句11.4 VHDL語(yǔ)言結(jié)構(gòu)體的描述方法11.5 VHDL設(shè)計(jì)基本邏輯電路舉例本章小結(jié)自測(cè)題練習(xí)題附錄數(shù)字電路的安裝調(diào)試與故障檢測(cè)自測(cè)題參考答案部分練習(xí)題答案參考文獻(xiàn)

圖書(shū)封面

圖書(shū)標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字電子技術(shù)基礎(chǔ) PDF格式下載

---