微型計(jì)算機(jī)組成原理

前言

本書自第1版出版以來，已有數(shù)年，其間微型計(jì)算機(jī)組成領(lǐng)域又推出了許多新技術(shù)，計(jì)算機(jī)體系結(jié)構(gòu)也有所變化。為了使教材盡量跟上計(jì)算機(jī)制造技術(shù)的發(fā)展，決定對(duì)原書進(jìn)行修訂。本次修訂涉及6章。第三章增加了對(duì)新型存儲(chǔ)器DDR2／DDR3的介紹。第八章增加了對(duì)微處理器新技術(shù)（超線程、多核結(jié)構(gòu)）以及新型處理器（Core2Duo）的介紹。改寫了對(duì)Pentium4和Xeon微處理器的介紹。AMD微處理器簡介中也納入了最新成果。第九章大幅精簡AGP一節(jié)，僅從了解歷史的角度對(duì)其做簡單介紹；增加了對(duì)新一代主流總線PCIExpress的介紹；對(duì)PCI總線部分做了少量擴(kuò)充（涉及編者所做的實(shí)際工作，幫助理解總線協(xié)議），同時(shí)精簡了部分原有內(nèi)容。第十章大幅精簡SCSI總線的內(nèi)容，略去一些技術(shù)細(xì)節(jié)，USB總線部分將協(xié)議芯片簡介改成V2．0的。第十一章增加了對(duì)支持PCIExpress的芯片組、采用該芯片組的微型計(jì)算機(jī)的體系結(jié)構(gòu)的介紹，內(nèi)存條、主板部分均按照最新主流結(jié)構(gòu)進(jìn)行介紹，刪除了3GIO的內(nèi)容（其正式版本PCIEx．press的內(nèi)容移至第九章），增加了服務(wù)器體系結(jié)構(gòu)舉例。

內(nèi)容概要

　　《微型計(jì)算機(jī)組成原理（第2版）》從微型計(jì)算機(jī)組成原理必備的基礎(chǔ)知識(shí)講起，系統(tǒng)地介紹16位和包括超線程、多核處理器、DDR2／DDR3、PCIExpreSs在內(nèi)的現(xiàn)代32位微型計(jì)算機(jī)的組成原理、體系結(jié)構(gòu)及基本接口技術(shù)。主要內(nèi)容涉及微型計(jì)算機(jī)組成基礎(chǔ)、各種檔次的微處理器的結(jié)構(gòu)、各種類型的半導(dǎo)體存儲(chǔ)器、輸入輸出接口、可編程接口芯片、傳統(tǒng)和現(xiàn)代的控制邏輯、面向現(xiàn)代微型計(jì)算機(jī)的總線技術(shù)以及微型計(jì)算機(jī)體系結(jié)構(gòu)的發(fā)展變化等?！　　段⑿陀?jì)算機(jī)組成原理（第2版）》在保持第1版特色（基礎(chǔ)部分簡要，講解通俗易懂；突出現(xiàn)代微型計(jì)算機(jī)的組成；大部分程序示例采用高級(jí)語言編寫；內(nèi)容的選擇、深度及順序安排經(jīng)過精心設(shè)計(jì)）的基礎(chǔ)上，納入微型計(jì)算機(jī)組成方面的最新技術(shù)和最新結(jié)構(gòu)?！　　段⑿陀?jì)算機(jī)組成原理（第2版）》可作為高等院校計(jì)算機(jī)科學(xué)與技術(shù)及相關(guān)專業(yè)本科的“微型計(jì)算機(jī)組成原理”課程教材，亦可作為從事研發(fā)、生產(chǎn)、教學(xué)和應(yīng)用開發(fā)的廣大科技工作者的參考書。

作者簡介

陸志才，男，1946年生人，南開大學(xué)信息技術(shù)科學(xué)學(xué)院計(jì)算機(jī)系教授。從事計(jì)算機(jī)工作已有40年，起初參與計(jì)算機(jī)制造，并進(jìn)行了大量設(shè)計(jì)。1980年初走上教學(xué)崗位。經(jīng)過長期的教學(xué)實(shí)踐以及持之以恒的學(xué)習(xí)，對(duì)計(jì)算機(jī)組成原理、微機(jī)組成原理以及相關(guān)課程，如脈沖數(shù)字電路、計(jì)算機(jī)網(wǎng)絡(luò)、操作系統(tǒng)、計(jì)算機(jī)測(cè)控技術(shù)、接口技術(shù)、程序設(shè)計(jì)（匯編語言和c等高級(jí)語言）等，有較為深入的理解，并隨著計(jì)算機(jī)的發(fā)展，不斷更新相關(guān)知識(shí)。所講各課程受到歷屆學(xué)生普遍好評(píng)。計(jì)算機(jī)原理課程（以微型計(jì)算機(jī)為主要講解對(duì)象）在2000年被評(píng)為校級(jí)優(yōu)秀課程，2004年被評(píng)為校級(jí)精品課程。2001年獲南開大學(xué)教學(xué)改革創(chuàng)新獎(jiǎng)。高度重視實(shí)驗(yàn)教學(xué)，先后成功研制了用于高檔微型計(jì)算機(jī)的ISA總線實(shí)驗(yàn)裝置，基于PCI總線、硬件描述語言和FPGA的新一代微機(jī)原理與接口實(shí)驗(yàn)系統(tǒng)（面向計(jì)算機(jī)專業(yè)以及面向軟件類專業(yè)兩種）。主要研究方向?yàn)橛?jì)算機(jī)體系結(jié)構(gòu)、接口技術(shù)、軟／硬件協(xié)同開發(fā)、計(jì)算機(jī)測(cè)控技術(shù)，負(fù)責(zé)或參與科研項(xiàng)目10多項(xiàng)，發(fā)表學(xué)術(shù)論文26篇。

書籍目錄

第一章 微型計(jì)算機(jī)組成基礎(chǔ)1．1 計(jì)算機(jī)中數(shù)據(jù)的表示1．1．1 計(jì)算機(jī)中數(shù)的進(jìn)位制1．1．2 字符編碼1．1．3 帶符號(hào)數(shù)的表示1．1．4 溢出1．1．5 定點(diǎn)數(shù)與浮點(diǎn)數(shù)1．2 計(jì)算機(jī)的組成與運(yùn)行原理1．2．1 體系結(jié)構(gòu)1．2．2 運(yùn)算器的組成1．2．3 控制器的組成1．2．4 內(nèi)存儲(chǔ)器的組成1．2．5 主機(jī)的運(yùn)行原理1．3 微型計(jì)算機(jī)的基本結(jié)構(gòu)1．3．1 微處理器的概念1．3．2 總線的基本概念1．3．3 微型計(jì)算機(jī)的基本結(jié)構(gòu)1．4 微型計(jì)算機(jī)的基本數(shù)據(jù)類型1．5 堆棧1．5．1 堆棧的引進(jìn)和定義1．5．2 堆棧的操作習(xí)題一第二章 8086系統(tǒng)結(jié)構(gòu)2．1 8086微處理器的結(jié)構(gòu)2．1．1 8086微處理器的功能結(jié)構(gòu)與指令流水線2．1．2 8086微處理器的存儲(chǔ)器分段結(jié)構(gòu)2．1．3 8086的寄存器結(jié)構(gòu)2．2 8086的總線周期2．2．1 8086的時(shí)序2．2．2 8086的存儲(chǔ)器讀周期2．2．3 8086的I／O讀周期2．2．4 8086的存儲(chǔ)器寫周期2．2．5 8086的I／O寫周期2．2．6 在總線周期中插入等待時(shí)鐘2．2．7 空閑時(shí)鐘周期2．3 8086系統(tǒng)總線的形成2．3．1 8086引腳功能2．3．2 最小模式下系統(tǒng)總線的形成2．3．3 最大模式下系統(tǒng)總線的形成2．4 8088簡介習(xí)題二第三章 半導(dǎo)體存儲(chǔ)器3．1 半導(dǎo)體存儲(chǔ)器概述3．1．1 半導(dǎo)體存儲(chǔ)器的分類3．1．2 半導(dǎo)體存儲(chǔ)芯片的一般結(jié)構(gòu)3．1．3 半導(dǎo)體存儲(chǔ)器芯片的主要技術(shù)指標(biāo)3．2 靜態(tài)隨機(jī)存取存儲(chǔ)器3．2．1 六管靜態(tài)基本單元電路3．2．2 靜態(tài)RAM芯片舉例3．3 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器3．3．1 單管動(dòng)態(tài)基本單元電路3．3．2 動(dòng)態(tài)RAM的電路結(jié)構(gòu)3．3．3 動(dòng)態(tài)RAM芯片舉例3．3．4 再談動(dòng)態(tài)RAM的刷新3．4 只讀存儲(chǔ)器3．4．1 掩模型ROM3．4．2 PROM3．4．3 EPROM3．4．4 EEPROM3．4．5 閃速存儲(chǔ)器3．5 半導(dǎo)體存儲(chǔ)器與CPU的連接及簡單存儲(chǔ)器子系統(tǒng)的設(shè)計(jì)3．5．1 半導(dǎo)體存儲(chǔ)器與CPU的連接3．5．2 簡單存儲(chǔ)器子系統(tǒng)的設(shè)計(jì)3．5．3 動(dòng)態(tài)RAM與CPU的連接3．6 8086的存儲(chǔ)器組織簡介3．7．高速緩沖存儲(chǔ)器3．7．1 Cache的工作原理3．7．2 主存與Cache的地址映像3．7．3 替換算法3．7．4 Pentium微型計(jì)算機(jī)Cache結(jié)構(gòu)簡介3．8 層出不窮的半導(dǎo)體存儲(chǔ)器新技術(shù)3．8．1 靜態(tài)RAM3．8．2 動(dòng)態(tài)RAM3．8．3 專用的半導(dǎo)體存儲(chǔ)器習(xí)題三第四章 輸入輸出接口4．1 I／O接口概述4．1．1 I／O接口的主要功能4．1．2 I／O接口的集成化程度4．1．3 I／O接口的典型結(jié)構(gòu)4．2 I／O端口的編址方式4．2．1 存儲(chǔ)器統(tǒng)一編址4．2．2 I／O獨(dú)立編址4．3 I／O指令及高級(jí)語言程序?qū)／O端口的訪問4．3．1 I／O指令4．3．2 高級(jí)語言程序?qū)／O端口的訪問4．4 輸入輸出傳送方式4．4．1 無條件傳送方式4．4．2 查詢傳送方式4．4．3 中斷傳送方式4．4．4 DMA傳送方式4．4．5 I／O處理機(jī)方式4．5 簡單輸入輸出接口的設(shè)計(jì)4．5．1 CPU或系統(tǒng)總線的I／O接口信號(hào)4．5．2 端口地址安排4．5．3 端口地址譯碼4．5．4 基地址可變4．5．5 端口的設(shè)計(jì)4．5．6 接口電路設(shè)計(jì)舉例習(xí)題四第五章 中斷系統(tǒng)5．1 中斷的基本概念5．1．1 中斷5．1．2 中斷系統(tǒng)5．1．3 中斷源5．1．4 中斷的基本過程5．1．5 中斷優(yōu)先級(jí)5．1．6 多重中斷(中斷嵌套)5．1．7 中斷屏蔽5．1．8 可屏蔽中斷、不可屏蔽中斷、中斷允許標(biāo)志位5．2 中斷管理5．2．1 CPU響應(yīng)中斷的條件5．2．2 中斷響應(yīng)5．2．3 中斷源識(shí)別5．2．4 中斷判優(yōu)5．3 可編程中斷控制器8259A5．3．1 8259A的內(nèi)部結(jié)構(gòu)及引腳信號(hào)5．3．2 8259A的工作方式5．3．3 8259A的初始化命令字5．3．4 8259A的初始化編程5．3．5 8259A的操作命令字5．4 PC／AT型微機(jī)的中斷系統(tǒng)5．4．1 中斷向量與中斷向量表5．4．2 中斷源及外部可屏蔽中斷的控制邏輯5．4．3 中斷處理過程5．4．4 自編中斷服務(wù)程序舉例習(xí)題五第六章 可編程接口芯片6．1 可編程并行輸入輸出接口8255A6．1．1 8255A的結(jié)構(gòu)6．1．2 8255A的工作方式概述6．1．3 8255A的控制字6．1．4 8255A三種工作方式的功能說明6．1．5 從端口C中讀狀態(tài)字6．1．6 8255A應(yīng)用舉例6．2 可編程間隔定時(shí)器8253／82546．2．1 8253的基本功能和結(jié)構(gòu)6．2．2 8253的控制字及初始化6．2．3 8253的工作方式6．2．4 間隔定時(shí)器82546．2．5 8253／8254的應(yīng)用6．3 DMA控制器8237A6．3．1 8237A的工作周期6．3．2 8237A的引腳6．3．3 8237A的工作模式6．3．4 8237A的傳送類型6．3．5 8237A的寄存器組6．3．6 8237A的軟件命令6．3．7 8237A的編程6．3．8 8237A的應(yīng)用習(xí)題六第七章 80386系統(tǒng)結(jié)構(gòu)7．1 80386微處理器結(jié)構(gòu)7．1．1 80386微處理器的特點(diǎn)和工作模式7．1．2 邏輯部件7．1．3 內(nèi)部寄存器7．1．4 數(shù)據(jù)類型7．1．5 引腳信號(hào)及其功能7．2 80386的總線周期7．2．1 總線周期的分類7．2．2 非地址流水線讀／寫周期7．2．3 地址流水線讀／寫周期7．3 80386的一些內(nèi)部機(jī)制7．3．1 存儲(chǔ)器管理功能7．3．2 描述符7．3．3 多任務(wù)機(jī)制7．3．4 保護(hù)功能7．3．5 保護(hù)模式下的中斷7．4 80386系統(tǒng)的構(gòu)成7．4．1 系統(tǒng)組成7．4．2 存儲(chǔ)器結(jié)構(gòu)7．4．3 輸入輸出結(jié)構(gòu)7．4．4 基本的存儲(chǔ)器結(jié)構(gòu)習(xí)題七第八章 高檔微處理器8．1 高檔微處理器中的新技術(shù)8．1．1 RISC技術(shù)8．1．2 CPU內(nèi)部設(shè)置Cache8．1．3 采用雙獨(dú)立總線體系結(jié)構(gòu)8．1．4 增加指令流水線條數(shù)8．1．5 分支指令預(yù)測(cè)技術(shù)8．1．6 超順序執(zhí)行技術(shù)8．1．7 采用深度指令流水線結(jié)構(gòu)8．1．8 MMX技術(shù)與3DNOW!技術(shù)8．1．9 超線程技術(shù)8．1．1 0多核處理器結(jié)構(gòu)8．2 從80486到Core2Duo及Xeon8．2．1 804868．2．2 Pentium8．2．3 PelltiumPr08．2．4 MMXXPentium8．2．5 PentiumⅡ8．2．6 PelltiumⅢ8．2．7 Pelltium48．2．8 Core2Duo8．2．9 Xeon8．3 AMD公司微處理器簡介習(xí)題八第九章 總線技術(shù)Ⅰ——內(nèi)部總線第十章 總線技術(shù)Ⅱ——設(shè)備總線第十一章 微型計(jì)算機(jī)系統(tǒng)的硬件組成第十二章 串行通信附錄參考文獻(xiàn)

章節(jié)摘錄

插圖：1．3．2總線的基本概念總線是傳送信息的公共通道?？偩€技術(shù)早已被采用，因?yàn)槭褂每偩€可以減少連線的數(shù)量。例如，有n個(gè)站點(diǎn)彼此需要交換信息，若兩兩連線則需要n（n一1）／2根線（這里假定交換的信息的寬度為一位），而采用總線技術(shù)，僅需一根線就把所有站點(diǎn)都連接起來，分時(shí)利用這條公共通道傳送信息?？偩€技術(shù)在微型計(jì)算機(jī)中應(yīng)用得更為廣泛?？偩€在物理上是由傳輸線和三態(tài)器件（三態(tài)門）構(gòu)成的。所謂三態(tài)器件，是指它的輸出，除了高電平或低電平外，還有第三種狀態(tài)，即輸出端和輸入端之間呈現(xiàn)高阻抗。采用三態(tài)器件可使連接在（或者說掛接在）總線上的信息源在不發(fā)送信息時(shí)，和總線呈高阻態(tài)，即和總線是“脫開”的，從而保證總線上的信息能夠正確傳輸。需要指出的是，當(dāng)采用并行傳送方式時(shí)，一根總線在一個(gè)時(shí)刻只能傳送一位二進(jìn)制信息，若要同時(shí)傳送n位信息，則需要n根總線。當(dāng)然，至少還需要一根線以提供這些信息所對(duì)應(yīng)的公共電位，通常是地電位。也就是說，總線中應(yīng)包括地線。按信息傳送的方向來劃分，總線可分為單向總線和雙向總線；按傳送信息的類型來劃分，總線可分為三種：數(shù)據(jù)總線（傳送數(shù)據(jù)）、地址總線（傳送地址）和控制總線（傳送控制信號(hào)）；按總線所處的物理位置來劃分，總線可分成四種：芯片內(nèi)部總線、模板內(nèi)部總線（在模板上的各芯片或其他組件之間傳輸信息）、機(jī)器內(nèi)部總線（本機(jī)內(nèi)各模板之間傳輸信息）和外部總線（計(jì)算機(jī)與計(jì)算機(jī)之間或計(jì)算機(jī)與外圍設(shè)備之間傳輸信息）。

編輯推薦

《微型計(jì)算機(jī)組成原理(第2版)》：本教材是對(duì)計(jì)算機(jī)硬件教學(xué)的一項(xiàng)改革，將傳統(tǒng)的“計(jì)算機(jī)組成原理”和“微機(jī)原理與接口技術(shù)”有機(jī)地結(jié)合起來，并且真正做到面向現(xiàn)代微型計(jì)算機(jī)，適用于計(jì)算機(jī)科學(xué)與技術(shù)專業(yè)以及自動(dòng)化、通信工程、電子工程、軟件工程等專業(yè)。《微型計(jì)算機(jī)組成原理(第2版)》保持了第1版的特色，基礎(chǔ)部分簡要，講解通俗易懂；突出現(xiàn)代微型計(jì)算機(jī)的組成；大部分程序示例采用高級(jí)語言編寫；內(nèi)容的選擇、深度及順序安排均經(jīng)過精心設(shè)計(jì)。加強(qiáng)實(shí)踐環(huán)節(jié)，以案例為先行和歸宿。《微型計(jì)算機(jī)組成原理(第2版)》在第1版的基礎(chǔ)上進(jìn)行修訂，納入微型計(jì)算機(jī)組成方面的最新技術(shù)和最新結(jié)構(gòu)?！段⑿陀?jì)算機(jī)組成原理(第2版)》的多媒體教學(xué)課件兼顧教師、學(xué)生的需要，各章節(jié)內(nèi)容均由編者親自制作，將多年教學(xué)經(jīng)驗(yàn)融入其中。

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    微型計(jì)算機(jī)組成原理 PDF格式下載

---