數(shù)字邏輯電路設(shè)計(jì)實(shí)踐

前言

　　本書(shū)是“教育部電子信息科學(xué)與電氣信息類(lèi)基礎(chǔ)課程教學(xué)指導(dǎo)分委員會(huì)”組織的電工電子實(shí)驗(yàn)系列教材之一?！皵?shù)字邏輯電路設(shè)計(jì)實(shí)踐”是所有電類(lèi)和部分非電類(lèi)專(zhuān)業(yè)的基礎(chǔ)主干實(shí)驗(yàn)課程，是后續(xù)“計(jì)算機(jī)組成原理”、“單片機(jī)系統(tǒng)設(shè)計(jì)”、“數(shù)字信號(hào)系統(tǒng)設(shè)計(jì)”等課程的基石，是培養(yǎng)學(xué)生系統(tǒng)概念和工程實(shí)踐能力的重要環(huán)節(jié)，在電氣信息類(lèi)教學(xué)中占有舉足輕重的地位。目前，數(shù)字邏輯電路設(shè)計(jì)實(shí)踐課程一般可分為兩部分，一部分是傳統(tǒng)的以中小規(guī)模器件為主的硬件實(shí)驗(yàn)，另一部分是以硬件描述語(yǔ)言為主的可編程數(shù)字系統(tǒng)實(shí)驗(yàn)，本書(shū)歸屬前一部分。　　本書(shū)完全按照開(kāi)放實(shí)驗(yàn)的特點(diǎn)和要求組織編寫(xiě)，對(duì)實(shí)驗(yàn)每個(gè)環(huán)節(jié)都進(jìn)行了精心設(shè)計(jì)，以提高實(shí)驗(yàn)完成的質(zhì)量。主要包括：在實(shí)驗(yàn)相關(guān)知識(shí)的講解上更為詳細(xì)；教材中每個(gè)知識(shí)點(diǎn)安排思考指南；每一個(gè)具體實(shí)驗(yàn)安排分析指南；有意增加一些故障性的、反面的實(shí)驗(yàn)等?！　≡趦?nèi)容安排上更側(cè)重工程實(shí)踐能力和方法的培養(yǎng)，減少實(shí)驗(yàn)的數(shù)量，豐富每個(gè)實(shí)驗(yàn)的內(nèi)容，增加每個(gè)實(shí)驗(yàn)的研究深度，以工程研究的標(biāo)準(zhǔn)來(lái)要求學(xué)生實(shí)驗(yàn)的每個(gè)環(huán)節(jié)，注重項(xiàng)目分析、資料查找和分析、設(shè)計(jì)方案比較論證、測(cè)試方案設(shè)計(jì)、系統(tǒng)調(diào)試、測(cè)試結(jié)果分析和總結(jié)等能力的培養(yǎng)。　　重視數(shù)字邏輯系統(tǒng)測(cè)量、調(diào)試和數(shù)據(jù)分析，將數(shù)字邏輯分析儀作為主要的測(cè)試儀器，將現(xiàn)代數(shù)字系統(tǒng)測(cè)量調(diào)試方法和計(jì)算機(jī)輔助數(shù)據(jù)分析方法貫穿在整個(gè)實(shí)驗(yàn)教學(xué)內(nèi)容中。　　本書(shū)分7章，第1章數(shù)字邏輯電路實(shí)驗(yàn)基礎(chǔ)為認(rèn)知實(shí)驗(yàn)，主要介紹數(shù)字邏輯電路中的主要器件、測(cè)量?jī)x器和測(cè)量方法，電路搭接和調(diào)試的基本方法；第2～4章為基礎(chǔ)數(shù)字邏輯設(shè)計(jì)實(shí)驗(yàn)，主要介紹數(shù)字邏輯器件的硬件特性、中小規(guī)模數(shù)字邏輯電路的設(shè)計(jì)方法和測(cè)量調(diào)試方法；第5章模擬和數(shù)字接口介紹A／D轉(zhuǎn)換和D／A轉(zhuǎn)換的基本特性、選型、設(shè)計(jì)方法和調(diào)試方法；第6章數(shù)字系統(tǒng)設(shè)計(jì)介紹數(shù)字邏輯電路系統(tǒng)設(shè)計(jì)方法，并綜合前面各章的實(shí)驗(yàn)?zāi)K完成一個(gè)較完整的中小規(guī)模數(shù)字系統(tǒng)；第7章可編程數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)介紹可編程數(shù)字系統(tǒng)設(shè)計(jì)的基本流程和圖形化設(shè)計(jì)輸入方法，為后續(xù)的可編程數(shù)字系統(tǒng)設(shè)計(jì)課程打基礎(chǔ)。在安排教學(xué)內(nèi)容時(shí)，可以視具體要求和學(xué)時(shí)的多少，做必要的增刪。　　本書(shū)由東南大學(xué)電工電子實(shí)驗(yàn)中心集體編寫(xiě)而成，其中第l、3章由常春執(zhí)筆，第2章由董梅執(zhí)筆，第4、6章由曹志香執(zhí)筆，第5、7章由徐瑩雋執(zhí)筆，徐瑩雋擔(dān)任主編。全部編寫(xiě)工作都是在東南大學(xué)電工電子實(shí)驗(yàn)中心主任胡仁杰教授親自組織和具體指導(dǎo)下完成的?！　∧暇┖娇蘸教齑髮W(xué)王成華教授、鄭步生副教授在百忙之中對(duì)全書(shū)進(jìn)行了審閱，提出了大量寶貴的意見(jiàn)，在此對(duì)他們致以最誠(chéng)摯的謝意。還要感謝東南大學(xué)電工電子中心的全體教師，是他們完成了3年的樣稿試點(diǎn)教學(xué)，并對(duì)教學(xué)過(guò)程發(fā)現(xiàn)的問(wèn)題提出了很多有建設(shè)性的建議。

內(nèi)容概要

　　《數(shù)字邏輯電路設(shè)計(jì)實(shí)踐》是“教育部電子信息科學(xué)與電氣信息類(lèi)基礎(chǔ)課程教學(xué)指導(dǎo)分委員會(huì)”組織的電工電子實(shí)驗(yàn)系列教材之一，是一本數(shù)字邏輯電路實(shí)驗(yàn)教材，由淺入深地介紹了數(shù)字邏輯電路的工程設(shè)計(jì)技術(shù)和測(cè)量調(diào)試方法。在內(nèi)容安排上緊緊圍繞開(kāi)放實(shí)驗(yàn)的教學(xué)模式，以提高學(xué)生自主學(xué)習(xí)能力、工程實(shí)踐能力和創(chuàng)新能力為目標(biāo)，將重點(diǎn)放在學(xué)生工程研究基本素質(zhì)的培養(yǎng)，分析、設(shè)計(jì)、調(diào)試方法的訓(xùn)練以及系統(tǒng)分析設(shè)計(jì)能力的提高上?！　∪珪?shū)共7章，包括數(shù)字邏輯電路實(shí)驗(yàn)基礎(chǔ)、門(mén)電路和組合邏輯、組合邏輯函數(shù)設(shè)計(jì)、時(shí)序邏輯電路、模擬和數(shù)字接口、數(shù)字系統(tǒng)設(shè)計(jì)和可編程數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)，從認(rèn)知性實(shí)驗(yàn)、基礎(chǔ)性實(shí)驗(yàn)到系統(tǒng)設(shè)計(jì)型實(shí)驗(yàn)。每章以實(shí)驗(yàn)理論知識(shí)講解、預(yù)習(xí)思考、實(shí)驗(yàn)和實(shí)驗(yàn)分析為主線，引導(dǎo)學(xué)生做好、做懂、做深實(shí)驗(yàn)。實(shí)驗(yàn)的形式多樣、實(shí)用性強(qiáng)，在一定程度上反映了數(shù)字邏輯電路分析、設(shè)計(jì)和調(diào)試技術(shù)的最新發(fā)展?！　　稊?shù)字邏輯電路設(shè)計(jì)實(shí)踐》可作為高等院校工科電子類(lèi)、通信類(lèi)、電氣類(lèi)各專(zhuān)業(yè)的實(shí)驗(yàn)教材，也可供從事電子工程設(shè)計(jì)的技術(shù)人員參考。

書(shū)籍目錄

第1章 數(shù)字邏輯電路實(shí)驗(yàn)基礎(chǔ)1.1 認(rèn)識(shí)數(shù)字集成電路1.1.1 概述1.1.2 TTL系列集成電路1.1.3 CMOS系列集成電路1.1.4 ECL系列集成電路1.2 脈沖信號(hào)研究1.2.1 脈沖信號(hào)的基本參數(shù)1.2.2 脈沖信號(hào)的模擬特性1.2.3 用示波器測(cè)量脈沖信號(hào)1.3 實(shí)驗(yàn)：用示波器測(cè)量脈沖信號(hào)1.4 邏輯分析儀基礎(chǔ)1.4.1 邏輯分析儀概述1.4.2 邏輯分析儀基本組成1.5 實(shí)驗(yàn)：邏輯分析儀測(cè)量數(shù)字邏輯信號(hào)1.6 電路連接基礎(chǔ)1.6.1 面包板介紹1.6.2 電路連接基本技術(shù)1.7 數(shù)字電路的故障檢查和排除方法1.8 電路安裝調(diào)試與故障排除舉例1.9 實(shí)驗(yàn)：電路安裝調(diào)試與故障排除第2章 門(mén)電路和組合邏輯2.1 TTL門(mén)電路的靜態(tài)特性2.1.1 靜態(tài)電壓特性2.1.2 靜態(tài)電流特性2.1.3 靜態(tài)電源電流和靜態(tài)功耗2.2 CMOS門(mén)電路的靜態(tài)特性2.2.1 靜態(tài)電壓特性2.2.2 靜態(tài)電流特性2.3 OC門(mén)、OD門(mén)和三態(tài)門(mén)2.3.1 集電極開(kāi)路門(mén)(OC門(mén))2.3.2 三態(tài)門(mén)2.3.3 漏極開(kāi)路門(mén)(OD門(mén))2.4 TTL與CMOS器件的連接2.4.1 連接規(guī)則2.4.2 常用接口電路2.5 實(shí)驗(yàn)：門(mén)電路靜態(tài)特性的測(cè)試.2.6 門(mén)電路的動(dòng)態(tài)特性2.6.1 數(shù)字門(mén)電路的門(mén)傳輸延時(shí)和線延時(shí)2.6.2 數(shù)字門(mén)電路的交流噪聲2.6.3 數(shù)字門(mén)電路的動(dòng)態(tài)電源電流和動(dòng)態(tài)功耗2.7 實(shí)驗(yàn)：門(mén)電路動(dòng)態(tài)特性測(cè)試2.8 SSI組合邏輯設(shè)計(jì)2.8.1 設(shè)計(jì)方法概述2.8.2 變量選擇2.8.3 變量編碼的選擇2.8.4 根據(jù)器件特點(diǎn)調(diào)整設(shè)計(jì)2.9 競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象2.9.1 競(jìng)爭(zhēng)和冒險(xiǎn)的基本概念2.9.2 毛刺捕捉2.9.3 消除競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的方法2.1 0實(shí)驗(yàn)：SSI組合邏輯設(shè)計(jì)及競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象第3章 組合邏輯函數(shù)電路3.1 基本組合邏輯函數(shù)電路3.1.1 值固定、傳遞和取反3.1.2 使能的概念和應(yīng)用3.2 用MSI設(shè)計(jì)組合邏輯函數(shù)電路3.2.1 編碼器設(shè)計(jì)組合邏輯函數(shù)電路3.2.2 譯碼器設(shè)計(jì)組合邏輯函數(shù)電路3.2.3 數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯函數(shù)電路3.2.4 半加器和全加器設(shè)計(jì)組合邏輯函數(shù)電路3.2.5 用MSI設(shè)計(jì)組合邏輯函數(shù)電路小結(jié)3.3 實(shí)驗(yàn)：用MSI進(jìn)行組合邏輯函數(shù)電路設(shè)計(jì)3.4 只讀存儲(chǔ)器3.5 實(shí)驗(yàn)：用ROM設(shè)計(jì)組合邏輯函數(shù)電路第4章 時(shí)序邏輯電路4.1 基本時(shí)序邏輯電路4.1.1 時(shí)序邏輯電路的特點(diǎn)4.1.2 鎖存器4.1.3 觸發(fā)器4.1.4 用觸發(fā)器設(shè)計(jì)同步計(jì)數(shù)器4.1.5 用觸發(fā)器實(shí)現(xiàn)狀態(tài)機(jī)4.1.6 觸發(fā)器的時(shí)間參數(shù)4.1.7 時(shí)序邏輯電路的延時(shí)分析4.2 時(shí)序邏輯電路中的時(shí)鐘4.2.1 常見(jiàn)的時(shí)鐘類(lèi)型4.2.2 時(shí)鐘產(chǎn)生電路4.3 時(shí)序電路調(diào)試技巧4.3.1 靜態(tài)調(diào)試4.3.2 動(dòng)態(tài)調(diào)試4.3.3 邏輯分析儀作狀態(tài)分析4.4 實(shí)驗(yàn)：觸發(fā)器設(shè)計(jì)時(shí)序邏輯電路4.5 常用時(shí)序功能塊4.5.1 計(jì)數(shù)器4.5.2 計(jì)數(shù)器的應(yīng)用4.5.3 移位寄存器4.5.4 移位寄存器的應(yīng)用4.6 實(shí)驗(yàn)：用時(shí)序功能塊設(shè)計(jì)時(shí)序電路第5章 模擬和數(shù)字接口5.1 概述5.2 模數(shù)(A／D)轉(zhuǎn)換5.2.1 A／D轉(zhuǎn)換中的取樣、保持和量化5.2.2 集成A／D轉(zhuǎn)換器基本參數(shù)5.2.3 集成A／D轉(zhuǎn)換器選擇5.2.4 線路設(shè)計(jì)5.2.5 設(shè)計(jì)舉例5.3 實(shí)驗(yàn)：模數(shù)轉(zhuǎn)換5.4 數(shù)模(D／A)轉(zhuǎn)換5.4.1 概述5.4.2 集成D／A轉(zhuǎn)換器基本參數(shù)5.4.3 集成D／A轉(zhuǎn)換器選擇5.5 實(shí)驗(yàn)：數(shù)模轉(zhuǎn)換第6章 數(shù)字系統(tǒng)設(shè)計(jì)6.1 概述6.2 設(shè)計(jì)舉例：數(shù)字密碼鎖6.2.1 分析原始系統(tǒng)功能要求6.2.2 確定硬件算法，劃分系統(tǒng)模塊6.2.3 數(shù)據(jù)處理單元電路設(shè)計(jì)6.2.4 控制單元電路設(shè)計(jì)6.2.5 單元電路調(diào)試6.3 實(shí)驗(yàn)：小型數(shù)字系統(tǒng)設(shè)計(jì)6.3.1 十字路口交通信號(hào)燈控制電路6.3.2 電機(jī)測(cè)速系統(tǒng)6.3.3 健身自行車(chē)控制器6.3.4 擲骰子游戲第7章 可編程數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)7.1 設(shè)計(jì)輸入7.1.1 概述7.1.2 建立工程項(xiàng)目7.1.3 建立原理圖輸入文件7.2 項(xiàng)目處理7.2.1 概述7.2.2 圖形設(shè)計(jì)文件的項(xiàng)目處理7.3 設(shè)計(jì)校驗(yàn)7.3.1 概述7.3.2 建立輸入激勵(lì)波形文件(.vwf)7.3.3 為輸入信號(hào)建立輸入激勵(lì)波形7.3.4 功能仿真7.3.5 時(shí)序仿真7.4 器件編程7.4.1 概述7.4.2 QuartusⅡ器件編程7.5 層次化項(xiàng)目設(shè)計(jì)7.5.1 底層模塊符號(hào)的建立和修改7.5.2 建立頂層設(shè)計(jì)文件7.6 幾種提高設(shè)計(jì)效率的方法7.6.1 總線(BUS)功能7.6.2 MegaFunction宏功能庫(kù)7.7 實(shí)驗(yàn)：可編程數(shù)字邏輯設(shè)計(jì)7.7.1 簡(jiǎn)易數(shù)字鐘7.7.2 簡(jiǎn)易電子琴7.7.3 健身自行車(chē)控制器7.7.4 全自動(dòng)洗衣機(jī)控制器7.7.5 模擬打乒乓球游戲附錄常用集成電路型號(hào)和引腳圖參考文獻(xiàn)

章節(jié)摘錄

　　穩(wěn)定精確的時(shí)鐘是時(shí)序邏輯電路高效正確工作的基礎(chǔ)，產(chǎn)生時(shí)鐘脈沖的典型電路有多諧振蕩器、施密特觸發(fā)器和單穩(wěn)態(tài)觸發(fā)器。多諧振蕩器不需要外加觸發(fā)信號(hào)，它是利用脈沖振蕩器來(lái)直接產(chǎn)生時(shí)鐘信號(hào)；單穩(wěn)態(tài)觸發(fā)器在外加觸發(fā)信號(hào)作用下，輸出具有一定寬度的脈沖波；施密特觸發(fā)器是對(duì)外加輸入的矩形波（包括正弦波）等波形進(jìn)行整形，使其脈沖寬度、幅值、上升沿和下降沿時(shí)間符合系統(tǒng)的要求。由于多諧振蕩器不需要外加觸發(fā)信號(hào)，因此，在實(shí)際使用中，常用多諧振蕩器來(lái)產(chǎn)生時(shí)鐘信號(hào)。　　多諧振蕩器是一種矩形脈沖產(chǎn)生電路，它產(chǎn)生的矩形波具有很陡峭的上升沿和下降沿。多諧振蕩器電路沒(méi)有穩(wěn)態(tài)，但有兩個(gè)暫穩(wěn)態(tài)，給電路合上電源后，兩個(gè)暫穩(wěn)態(tài)之間能自動(dòng)互相倒換，使輸出產(chǎn)生矩形波。常見(jiàn)的多諧振蕩器有用門(mén)電路構(gòu)成的多諧振蕩器、晶體振蕩器和由施密特觸發(fā)器構(gòu)成的多諧振蕩器等，其振蕩頻率主要取決于定時(shí)元件和集成電路的開(kāi)關(guān)特性。一般來(lái)說(shuō)多諧振蕩器的最低振蕩頻率由定時(shí)元件決定，最高振蕩頻率由集成電路的開(kāi)關(guān)特性決定。因此，CMOS集成電路構(gòu)成的多諧振蕩器可達(dá)到最高頻率最低，只有10 MHz左右；TTL其次，小于100 MHz；ECL最高，可達(dá)數(shù)百兆赫?！　?．用門(mén)電路構(gòu)成的多諧振蕩器　　圖4．2．5所示是由門(mén)電路構(gòu)成的多諧振蕩器，其基本工作原理是利用電容器的充放電，當(dāng)輸入電壓達(dá)到與非門(mén)的閾值電壓Vt時(shí)，門(mén)的輸出狀態(tài)即發(fā)生變化，形成振蕩。因此電路中的阻容元件數(shù)值將直接與電路輸出脈沖波形的參數(shù)有關(guān)。

圖書(shū)封面

圖書(shū)標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字邏輯電路設(shè)計(jì)實(shí)踐 PDF格式下載

---