計算機體系結(jié)構實驗教程

前言

　　現(xiàn)代電子計算機技術尤其是微機技術的發(fā)展日新月異，與計算機相關的新材料、新器件、新工藝、新體系、新軟件及新應用層出不窮，令人目不暇接。計算機教學也需相應地發(fā)展。現(xiàn)在除了“計算機組成原理”課程外，高校普遍開設了“計算機體系結(jié)構”課程，介紹現(xiàn)代計算機的各項技術。為了加深學生對這些知識的理解，除了需進行計算機組成原理方面的實驗外，還迫切需要進行計算機體系結(jié)構方面的實驗，如設計RISC CPU、流水線控制、數(shù)據(jù)定向、Cache等。　　為了便于學生順利地進行實驗，我們編寫了這本計算機體系結(jié)構實驗教程。本教程部分內(nèi)容與“計算機組成原理”課程內(nèi)容相銜接，部分內(nèi)容與“計算機體系結(jié)構”課程內(nèi)容相銜接。實驗的進行和調(diào)試需要配套的計算機體系結(jié)構實驗儀。本教程重點是設計方法和具體實現(xiàn)，其中實例都是在FD—MCES體系結(jié)構實驗儀上實現(xiàn)的?！　”居嬎銠C體系結(jié)構實驗教程具體包括以下內(nèi)容：　?、儆嬎銠C結(jié)構和設計方法?！　、谟嬎銠C體系結(jié)構實驗儀的結(jié)構和使用方法?！　、弁ㄓ脜R編和調(diào)試軟件使用方法?！　、?位微程序控制計算機設計方法?！　、?6位微程序控制計算機設計方法。　?、轆RM架構16位RISC計算機基本結(jié)構和設計方法?！　、逥Lx（MIPS）架構16位RiSC計算機結(jié)構和流水線及相關性設計方法?！　、郈ache結(jié)構和設計方法?！　τ谝褜W習過“計算機組成原理”和“計算機體系結(jié)構”課程的學生，可直接從第二章開始學習。一般做兩個實驗，一個為8位微程序控制計算機設計實驗，另一個為16位RISC計算機設計實驗。后者可選ARM或DLx（MIPS）架構16位RISC計算機，其中ARM架構16位RISC計算機比較簡單，但如果“計算機體系結(jié)構”課程使用張晨曦等編寫的《計算機體系結(jié)構》（高等教育出版社出版）作為教材，則選DLX架構16位RISC計算機為好，因為它的結(jié)構和基本設計方法均與教材中相同?！　≡跀?shù)字邏輯實驗中沒有學過VHDL語言的學生，可先學習本書附錄二中的VHDL及其使用方法，并補做附錄三中的計算機部件實驗。

內(nèi)容概要

　　《計算機體系結(jié)構實驗教程》是普通高等教育“十一五”國家級規(guī)劃教材。《計算機體系結(jié)構實驗教程》主要介紹使用VHDL語言、FPGA和計算機體系結(jié)構實驗儀來進行各種計算機設計的實驗，內(nèi)容包括計算機的基本設計方法、計算機體系結(jié)構實驗儀的結(jié)構和使用方法、8位和16位微程序控制計算機設計方法、16位RISC計算機的基本結(jié)構和設計方法（包括流水線及相關性）、Cache結(jié)構和設計方法。對每種計算機，均以一個樣機為例介紹其具體設計和實現(xiàn)方法，并提供了從簡單到復雜的多種實驗設計題，供讀者自由選擇?！队嬎銠C體系結(jié)構實驗教程》可作為大專院校“計算機體系結(jié)構實驗”課程和“計算機組成原理實驗”課程的教材。

書籍目錄

第一章 計算機的基本設計方法1.1 計算機硬件的基本結(jié)構1.1.1 運算器結(jié)構1.1.2 控制器1.1.3 存儲器1.1.4 輸入輸出設備1.2 計算機系統(tǒng)結(jié)構概述1.2.1 總線1.2.2 流水線組織1.2.3 RISC第二章 FD-MCES計算機體系結(jié)構實驗儀結(jié)構2.1 實驗儀基本結(jié)構2.2 存儲器接口2.2.1 內(nèi)存及總線2.2.2 微程序存儲器及使用方法2.3 打印機和鍵盤使用方法2.3.1 鍵盤等效框圖和使用方法2.3.2 打印機等效框圖和使用方法2.3.3 實驗計算機與外部設備的連接使用方法2.4 觀察信號2.4.1 外部信號2.4.2 擴展信號2.5 時鐘和初始化2.5.1 時鐘2.5.2 初始化2.6 運行方式2.6.1 單步和擴展單步運行2.6.2 斷點和屏蔽寄存器2.6.3 跟蹤功能2.6.4 斷點運行2.6.5 連續(xù)運行第三章 FD-MCES軟件使用方法3.1 通用匯編器使用方法3.1.1 匯編指令定義3.1.2 匯編程序3.1.3 匯編軟件使用方法3.2 通用調(diào)試器使用方法3.2.1 軟件界面3.2.2 操作3.2.3 微程序存儲器3.2.4 RAM3.2.5 用戶配置文件3.2.6 斷點和斷點屏蔽3.2.7 調(diào)試功能和使用方法3.2.8 文本編輯顯示功能3.3 可視化調(diào)試和演示軟件的使用方法3.3.1 8位微程序控制單累加器多寄存器CPU結(jié)構3.3.2 FPGA引腳設置3.3.3 PC機軟件界面3.3.4 FPGA編程方法第四章 8位微程序控制計算機設計4.1 8位微程序控制計算機基本結(jié)構4.2 指令系統(tǒng)和CPU結(jié)構4.2.1 CPU的基本功能部件4.2.2 指令系統(tǒng)和匯編代碼4.3 設計指令流程4.4 微程序控制實現(xiàn)方法4.4.1 微程序順序控制方法4.4.2 定義微操作信號4.4.3 定義微指令編碼功能4.4.4 編寫微程序4.5 各功能部件的VHDL程序設計4.5.1 時鐘信號和復位信號4.5.2 功能部件的VHDL程序設計4.6 其他操作實現(xiàn)方法4.6.1 移位操作4.6.2 間接尋址4.6.3 比較指令及注意事項4.6.4 條件轉(zhuǎn)移指令4.6.5 堆棧和轉(zhuǎn)子指令4.6.6 I/O狀態(tài)查詢方法4.6.7 中斷及實現(xiàn)方法4.6.8 擴展UO功能4.6.9 指令流水線4.7 調(diào)試4.7.1 數(shù)據(jù)傳送指令4.7.2 運算指令4.7.3 跳轉(zhuǎn)指令4.7.4 I/O操作4.8 8位多累加器計算機設計方法4.9 8位微程序控制計算機實驗題第五章 16位微程序控制計算機設計5.1 16位微程序控制計算機基本結(jié)構5.2 8位與16位微程序控制計算機的區(qū)別5.2.1 指令長度5.2.2 指令的組織和讀出5.2.3 數(shù)據(jù)的讀出和寫入5.3 指令系統(tǒng)和CPU結(jié)構5.3.1 CPU的基本功能部件5.3.2 定義指令系統(tǒng)并確定匯編代碼5.4 設計指令流程5.5 微程序控制實現(xiàn)方法5.5.1 微程序順序控制方法5.5.2 定義微操作信號5.5.3 定義微指令編碼功能5.5.4 統(tǒng)計每條指令各操作步驟的微程序5.6 各功能部件的VHDL程序設計5.6.1 時鐘信號和復位信號5.6.2 功能部件的VHDL程序設計5.7 其他操作實現(xiàn)方法5.7.1 移位操作5.7.2 間接尋址5.7.3 ALU第二操作數(shù)暫存器5.7.4 比較指令及注意事項5.7.5 條件轉(zhuǎn)移指令5.7.6 堆棧和轉(zhuǎn)子指令5.7.7 I/O狀態(tài)查詢方法5.8 調(diào)試5.8.1 數(shù)據(jù)傳送指令5.8.2 運算指令5.8.3 跳轉(zhuǎn)指令5.8.4 I/O操作5.9 16位多累加器計算機設計方法5.10 16位微程序控制計算機實驗題第六章 16位ARM架構RISC計算機設計6.1 ARM架構簡介6.1.1 ARM架構結(jié)構框圖6.1.2 ARM處理器模式6.1.3 ARM的流水線6.1.4 ARM指令系統(tǒng)6.2 16位ARM架構指令系統(tǒng)和CPU結(jié)構6.2.1 CPU結(jié)構6.2.2 指令系統(tǒng)6.2.3 指令執(zhí)行流程6.3 簡單RISC實現(xiàn)方法6.3.1 寄存器堆6.3.2 ALU6.3.3 控制器6.3.4 CPU模塊6.3.5 觀察信號6.4 其他操作實現(xiàn)方法6.4.1 移位操作及其實現(xiàn)6.4.2 各種尋址操作及其實現(xiàn)6.4.3 轉(zhuǎn)子指令6.4.4 堆棧指令6.4.5 I/O和中斷6.5 流水線的實現(xiàn)方法6.5.1 指令流水線6.5.2 流水線的相關性及其處理6.6 16位ARM架構又RISC計算機實驗題第七章 16位DLX16架構RISC計算機設計7.1 DLX16指令系統(tǒng)7.1.1 DLX16的寄存器7.1.2 尋址方式7.1.3 指令格式7.2 簡單DLX16基本結(jié)構7.2.1 框圖7.2.2 存儲器接口7.2.3 簡單DLX16控制器7.3 流水線及其實現(xiàn)7.3.1 設計方法和框圖7.3.2 流水線的結(jié)構相關7.3.3 流水線的數(shù)據(jù)相關及其處理7.3.4 流水線的控制相關7.3.5 DLXl6流水線控制器7.4 16位DLX16架構RISC計算機實驗題第八章 Cache及其實現(xiàn)8.1 Cache基本結(jié)構8.1.1 Cache的結(jié)構8.1.2 Cache放置方法8.1.3 替換算法8.1.4 存儲器寫策略8.1.5 Cache的優(yōu)化8.2 Cache設計概述8.2.1 實驗計算機Cache基本結(jié)構8.2.2 Cache的讀出和替換8.2.3 Cache的寫入8.3 Cache結(jié)構和操作8.3.1 Cache的結(jié)構框圖8.3.2 信號8.3.3 操作過程8.4 Cache編程實現(xiàn)方法8.4.1 Cache存儲器8.4.2 Cache控制器和其他電路8.4.3 支持Cache的CPU設計8.5 含Cache的RISC計算機實驗題附錄一 FD-MCES中U3(XC2S150)腳表附錄二 VHDL及其使用方法附錄三 計算機部件實驗參考文獻

章節(jié)摘錄

　　1.RISC與CISC　　同一種運算可以用多種方法實現(xiàn)。比如乘法運算，既可以用乘法指令實現(xiàn)，也可以使用加法、移位、條件轉(zhuǎn)移等指令來編寫相應的乘法程序?qū)崿F(xiàn)。對用戶而言，當然使用乘法指令比編寫相應的乘法程序要方便得多。這是一個十分簡單的例子，但很說明問題。即同一種運算可以用指令（硬件）來實現(xiàn)，也可以用程序（軟件）來實現(xiàn)?！　‰S著超大規(guī)模集成電路的迅速發(fā)展，計算機的硬件成本越來越低；相反，軟件成本卻不斷上升。為了滿足各種不同用戶的要求，計算機的指令系統(tǒng)越來越復雜，指令的功能也越來越強?！　⊥瑫r，隨著計算機的不斷升級換代，為了維護原有用戶在軟件上的投資不受損失，即在老一代計算機上編寫的軟件能不加任何改變就在新一代計算機上運行，勢必要求設計者在設計新一代計算機時要全盤繼承老一代計算機的全部指令系統(tǒng)?！　∮捎谏鲜鲈?，計算機的指令系統(tǒng)越來越龐大，越來越復雜。習慣上將這類計算機稱為復雜指令集計算機（complex instruction set computer，CISC）?！　≌怯捎谥噶钕到y(tǒng)越來越龐大，越來越復雜，增加了計算機研制的難度，導致研制周期越來越長，使機器的調(diào)試、維護工作變得越來越復雜，從而降低了整體效益。通過對CISC機大量用戶使用指令情況進行分析綜合后得出的結(jié)論是：大量使用（約占80％）的指令是一些簡單指令，這類指令僅占指令系統(tǒng)的20％左右；而占80％的指令使用頻率不到20％?！　≡谶@種情況下，很自然地就出現(xiàn)了精簡指令集計算機（reduced instruction set computer，RISC）。RISC主要以精簡指令和指令系統(tǒng)為手段，達到使計算機的結(jié)構更合理、提高運算速度得到提高的目的。　　2.RISC的特點　　一般說來，RISC有如下特點：　　①指令數(shù)較少，僅選取使用頻率最高的那些簡單指令?！　、谥噶罡袷缴?，尋址方式少，指令長度固定。　?、鄞蠖鄶?shù)指令在一個機器周期內(nèi)完成?！　、艹鏀?shù)、取數(shù)指令訪問存儲器外，其余指令的操作均在寄存器間進行?！　、菀院唵斡行У姆绞街С指呒壵Z言?！　∮捎谥噶羁倲?shù)的減少，以及僅選取使用頻率最高的那些簡單指令，因而計算機的設計變得較為簡單，同時也有利于維護和調(diào)試。尋址方式少，省卻了CISC中多種多樣的有效地址計算工作。

編輯推薦

　　《計算機體系結(jié)構實驗教程》分8個章節(jié)，主要對使用VHDL語言、FPGA和計算機體系結(jié)構實驗儀來進行各種計算機設計的實驗作了詳細介紹，其內(nèi)容包括計算機的基本設計方法、計算機體系結(jié)構實驗儀的結(jié)構和使用方法、8位和16位微程序控制計算機設計方法等。該書可供各大專院校作為教材使用，也可供從事相關工作的人員作為參考用書使用。

圖書封面

圖書標簽Tags

無

評論、評分、閱讀與下載

---

    計算機體系結(jié)構實驗教程 PDF格式下載

---