數(shù)字電子技術

內容概要

　　數(shù)字電路基礎、邏輯門電路、組合邏輯電路、集成觸發(fā)器、時序邏輯電路、脈沖信號的產生及波形變換、數(shù)/模轉換器和模 /數(shù)轉換器以及大規(guī)模集成電路、數(shù)字電路實訓等，并介紹了EWB仿真軟件在數(shù)字電路中的應用?！　　峨娮有畔⒐こ碳夹g專業(yè)系列教材全國高職高專教育十一五規(guī)劃教材數(shù)字電子技術》可作為高等職業(yè)院校、高等專科學校、成人高校、民辦高校及本科院校舉辦的二級職業(yè)技術學院電子信息類、通信類及相關專業(yè)的教學用書，也適用于五年制高職和中職相關專業(yè)，并可作為社會從業(yè)人士的業(yè)務參考書及培訓用書。

書籍目錄

第1章 數(shù)字電路基礎1.1 數(shù)字電路概述1.1.1 數(shù)字電路的發(fā)展與應用1.1.2 數(shù)字信號與模擬信號1.1.3 數(shù)字電路的特點1.1.4 數(shù)字電路的分類1.1.5 數(shù)字電路的學習方法1.2 數(shù)制和編碼1.2.1 數(shù)制1.2.2 數(shù)制之間的相互轉換1.2.3 編碼1.3 邏輯代數(shù)基礎1.3.1 邏輯變量和基南邏輯運算1.3.2 基本公式和定理1.3.3 邏輯函數(shù)的表示方法1.4 邏輯函數(shù)的化簡1.4.1 公式化簡法1.4.2 卡諾圖化簡法本章小結習題第2章 邏輯門電路2.1 TTL集成與非門電路2.1.1 分立元件門電路2.1.2 TTL集成與非門工作原理2.1.3 TTL集成與非門的外特性與參數(shù)*2.1.4 TTL與非門的改進電路2.1.5 TTL門電路的其它類型2.2 CMOS門電路2.2.1 CMOS反相器2.2.2 CMOS與非門2.2.3 CMOS或非門2.2.4 CMOS傳輸門和三態(tài)門2.3 集成邏輯門使用注意事項2.3.1 CMOS與TTL之間的接口電路2.3.2 TTL和CMOS門電路驅動其它負載2.3.3 集成邏輯門電路使用注意事項本章小結習題第3章 組合邏輯電路3.1 概述3.2 組合邏輯電路的分析與設計3.2.1 組合邏輯電路的分析方法3.2.2 組合邏輯電路的設計3.3 常用組合邏輯部件3.3.1 編碼器3.3.2 譯碼器3.3.3 加法器3.3.4 數(shù)值比較器3.3.5 數(shù)據選擇器和數(shù)據分配器3.4 MSI組合邏輯部件應用3.4.1 用譯碼器實現(xiàn)組合邏輯函數(shù)3.4.2 用數(shù)據選擇器實現(xiàn)組合邏輯函數(shù)3.4.3 MSI加法器應用舉例3.5 組合邏輯電路中的競爭冒險3.5.1 競爭冒險及其產生原因3.5.2 競爭冒險的判斷方法3.5.3 消除競爭冒險的方法本章小結習題第4章 集成觸發(fā)器4.1 概述4.2 基本RS觸發(fā)器4.2.1 電路構成4.2.2 工作原理及動作特點4.2.3 觸發(fā)器邏輯功能的描述4.2.4 基本RS觸發(fā)器的應用——開關去抖4.3 同步觸發(fā)器4.3.1 同步RS觸發(fā)器4.3.2 同步觸發(fā)器存在的空翻現(xiàn)象4.4 主從觸發(fā)器4.4.1 主從RS觸發(fā)器4.4.2 主從JK器4.4.3 主從JK觸發(fā)器的一次翻轉問題4.4.4 T觸發(fā)器和T’觸發(fā)囂4.5 邊沿觸發(fā)器4.5.1 維持陽塞D觸發(fā)器4.5.2 CMOS邊沿觸發(fā)器4.5.3 利用傳輸延遲實現(xiàn)的邊沿觸發(fā)器4.5.4 集成觸發(fā)器4.6 觸發(fā)器之間的相互轉換4.6.1 JK觸發(fā)器轉換為D、T觸發(fā)器4.6.2 D觸發(fā)器轉換為JK觸發(fā)器4.6.3 D觸發(fā)器轉換為T觸發(fā)器本章小結習題第5章 時序邏輯電路5.1 時序邏輯電路的概念5.1.1 時序邏輯電路的特點與分類5.1.2 對時序邏輯電路功能的描述5.2 時序邏輯電路的分析5.2.1 時序邏輯電路的分新方法5.2.2 時序邏輯電路分新舉例5.3 寄存器5.3.1 數(shù)碼寄存器5.3.2 移位寄存器及應用5.4 計數(shù)器5.4.1 異步計數(shù)器5.4.2 同步計數(shù)器5.4.3 集成同步計數(shù)器5.4.4 任意進制計數(shù)器的構成方法5.5 序列信號發(fā)生器5.5.1 反饋移位型序列信號發(fā)生器5.5.2 計數(shù)型序列信號發(fā)生器5.6 時序邏輯電路的設計5.6.1 同步時序邏輯電路的設計方法5.6.2 同步時序邏輯電路設計舉例5.7 計數(shù)器的實際應用5.7.1 計數(shù)法測量脈沖信號的頻率5.7.2 計數(shù)法測量脈沖信號的寬度（或周期）5.7.3 數(shù)字頻率計本章小結習題第6章 脈沖信號的產生及波形變換6.1 集成555定時器6.1.1 集成555定時器的電路結構6.1.2 集成555定時器的工作原理6.2 集成555定時器的基本應用電路6.2.1 施密特觸發(fā)器6.2.2 單穩(wěn)態(tài)觸發(fā)器6.2.3 多諧振蕩器6.3 集成555定時器的應用6.3.1 施密特觸發(fā)器的應用6.3.2 單穩(wěn)態(tài)觸發(fā)器的應用6.3.3 多諧振蕩器的應用本章小結習題第7章 數(shù)/模轉換器和模/數(shù)轉換器7.1 概述7.2 數(shù)/模轉換器（DAC）7.2.1 數(shù)/模轉換器的基本工作原理7.2.2 權電阻網絡DAC7.2.3 T形電阻網絡DAC7.2.4 倒T形電阻網絡DAC7.2.5 DAC的主要技術指標7.2.6 集成DAC簡介7.3 模/數(shù)轉換器（ADC）7.3.1 ADC的基本工作原理7.3.2 并行比較型ADC7.3.3 逐次逼近型ADC7.3.4 雙積分型ADC7.3.5 ADC的主要技帶指標7.3.6 集成ADC簡介本章小結習題第8章 大規(guī)模集成電路8.1 概述8.2 半導體存儲器基礎8.2.1 半導體存儲器的分類8.2.2 半導體存儲器的主要技帶指標8.2.3 半導體存儲器的結構8.3 只讀存儲器（ROM）8.3.1 掩模ROM8.3.2 可編程ROM（PROM）8.3.3 EPROM8.3.4 EPROM8.3.5 閃速存儲器（Flash Memory）8.3.6 用ROM實現(xiàn)組臺邏輯電路8.4 隨機存儲器（RAM）8.4.1 RAM的結構及工作原理8.4.2 靜態(tài)RAM的基本存儲電路8.4.3 動態(tài)RAM的基本存儲電路8.4.4 存儲器容量的擴展8.5 存儲器應用——存儲器編址8.6 可編程邏輯器件8.6.1 概述8.6.2 可編程邏輯陣列（PLA）8.6.3 可編程陣列邏輯（PAL）8.6.4 通用陣列邏輯（GAL）8.6.5 復雜可編程邏輯器件（CPLD）8.6.6 現(xiàn)場可編程門陣列（FPGA）8.7 可編程邏輯器件的設計8.7.1 CPLD/FPGA器件的設計流程8.7.2 VHDL硬件描述語言基礎8.7.3 VHDL編程舉例8.7.4 可編程邏輯器件的開發(fā)環(huán)境簡介本章小結習題第9章 數(shù)字電子系統(tǒng)的設計與開發(fā)9.1 數(shù)字電子系統(tǒng)設計的一般方法和步驟9.1.1 數(shù)字電子系統(tǒng)的組成9.1.2 數(shù)字電子系統(tǒng)的類型9.1.3 數(shù)字電子系統(tǒng)設計的基本步驟9.1.4 數(shù)字電子系統(tǒng)的設計方法9.2 數(shù)字電子系統(tǒng)的調試9.2.1 電子電路調試的一般方法9.2.2 數(shù)字電路調試中的特殊問題9.2.3 數(shù)字電路調試舉例9.2.4 數(shù)字電路的故障診斷與排除9.3 數(shù)字系統(tǒng)設計實例——數(shù)字電子鐘的設計本章小結第10章 仿真實驗與綜合實訓10.1 EWB軟件簡介10.1.1 EWB軟件操作界面10.1.2 EWB基本操作方法10.2 數(shù)字電路仿真實驗10.2.1 常用門電路邏輯功能的測試10.2.2 組合邏輯電路分析10.2.3 譯碼器邏輯功能的測試10.2.4 用數(shù)據選擇器實現(xiàn)組合邏輯電路10.2.5 觸發(fā)器邏輯功能的測試與轉換10.2.6 同步4位二進制加法計數(shù)器10.2.7 異步8421BcD碼計數(shù)囂10.2.8 順序脈沖發(fā)生器10.2.9 集成計數(shù)器i陶成Ⅳ進制計數(shù)器10.2.10 555定時器的應用10.2.11 模/數(shù)（A/D）轉換與數(shù)/模（D/A）轉換10.3 綜合實訓——聲光顯示競賽搶答器本章小結習題附錄一 常用邏輯門電路新舊符號對照表附錄二 常用CMOS數(shù)字集成電路附錄三 常用TTL及74HC系列的CMOS數(shù)字集成電路參考文獻

圖書封面

評論、評分、閱讀與下載

---

    數(shù)字電子技術 PDF格式下載

---