電子設(shè)計(jì)自動(dòng)化應(yīng)用技術(shù)

前言

　　近年來(lái)，電子設(shè)計(jì)自動(dòng)化（EDA）技術(shù)的發(fā)展給數(shù)字系統(tǒng)設(shè)計(jì)帶來(lái)了革命性的變化。EDA包含的應(yīng)用技術(shù)有：EDA軟件設(shè)計(jì)工具、硬件描述語(yǔ)言、可編程邏輯器件（PLD）。這些技術(shù)的發(fā)展使EDA技術(shù)的應(yīng)用走向普及?！　”緯歉鶕?jù)EDA包含的主要應(yīng)用技術(shù)編寫的，全書由EDA應(yīng)用技術(shù)的軟件篇、硬件篇和應(yīng)用篇組成?！　DA技術(shù)的軟件篇由第1—6章組成。書中重點(diǎn)介紹Ahera公司的MAx+plusⅡ10．x和QuartusⅡ3．0的主要功能及其使用，編者按照FPGA／CPLD的開(kāi)發(fā)流程介紹工具中各功能模塊，將會(huì)使讀者更容易學(xué)習(xí)工具的使用。硬件描述語(yǔ)言越來(lái)越受到從事硬件設(shè)計(jì)，特別是從事數(shù)字系統(tǒng)設(shè)計(jì)的人們的關(guān)注，在軟件篇中，作者詳細(xì)介紹了國(guó)際標(biāo)準(zhǔn)化硬件描述語(yǔ)言VHDL及其應(yīng)用實(shí)例。書中還介紹了第三方的綜合工具，進(jìn)一步提高設(shè)計(jì)效率?！　DA技術(shù)的硬件篇由第7章和第8章組成。第7章介紹可編程邏輯器件的基本概念和基本原理，了解Altera公司、xilinx公司、Lattice公司的PLD產(chǎn)品；第8章深入介紹了Altera公司典型PLD器件的結(jié)構(gòu)組成、工作原理，希望讀者在了解PLD基本原理的基礎(chǔ)上，進(jìn)一步學(xué)習(xí)實(shí)際PLD器件的結(jié)構(gòu)組成、特點(diǎn)及其性能指標(biāo)。

內(nèi)容概要

全書分為三部分。第一部分是EDA技術(shù)的軟件篇，主要內(nèi)容有MAX+plusⅡ和Quartus Ⅱ軟件工具的基本結(jié)構(gòu)、主要功能以及工具的使用；綜合工具FPGA Complier和Syplify的使用；VHDL語(yǔ)言及其實(shí)例；第二部分是EDA技術(shù)的硬件篇，書中有所側(cè)重地介紹了常用可編程邏輯器件的結(jié)構(gòu)及其性能特點(diǎn)；幾種主要的可編程邏輯器件的性能指標(biāo)。第三部分是EDA技術(shù)的應(yīng)用篇，通過(guò)不同領(lǐng)域的應(yīng)用實(shí)例介紹了使用PLD器件解決實(shí)際問(wèn)題的方法；書中還介紹了PLD器件配置的原理及其電路連接；高速電路板的設(shè)計(jì)、焊接及其抗干擾等。    編者根據(jù)幾年的教學(xué)實(shí)踐和科研實(shí)踐的體會(huì)，從實(shí)際應(yīng)用的角度出發(fā)，以培養(yǎng)能力為目標(biāo)，通過(guò)大量的、覆蓋面廣的實(shí)例，突出了本書的實(shí)用性。本書可作為高等學(xué)校計(jì)算機(jī)、電子類專業(yè)的本科生教材，也可以供從事電子設(shè)計(jì)的工程技術(shù)人員參考。

書籍目錄

第1章　電子設(shè)計(jì)自動(dòng)化綜述  1.1　引言  1.2　EDA技術(shù)發(fā)展歷程  1.3　EDA系統(tǒng)構(gòu)成  1.4　EDA及相關(guān)技術(shù)發(fā)展趨勢(shì)  1.5　常用EDA工具  思考題和習(xí)題第2章　MAX+plusⅡ軟件及應(yīng)用  2.1　MAX+plusⅡ軟件概述  2.2　MAX+plusⅡ使用流程  2.3　圖形文件輸入  2.4　文本文件輸入  2.5　層次化設(shè)計(jì)  2.6　參數(shù)化模塊庫(kù)的使用  2.7　軟件使用中常見(jiàn)錯(cuò)誤及其排除  思考題和習(xí)題第3章　Quartus Ⅱ軟件及應(yīng)用  3.1　Quartus Ⅱ概述  3.2　Quartus Ⅱ軟件概  3.3　Quartus Ⅱ使用流程  3.4　圖形文件輸入  3.5　文本文件輸入  3.6　層次化設(shè)計(jì)  3.7　LPM的使用  思考題和習(xí)題第4章　硬件描述語(yǔ)言VHDL  4.1　VHDL概述  4.2　VHDL程序結(jié)構(gòu)  4.3　VHDL語(yǔ)法規(guī)則  4.4　VHDL并行語(yǔ)句  4.5　VHDL順序語(yǔ)句  思考題和習(xí)題第5章　VHDL應(yīng)用實(shí)例  5.1　常用組合邏輯電路設(shè)計(jì)  5.2　常用時(shí)序邏輯電路設(shè)計(jì)  5.3　有限狀態(tài)機(jī)設(shè)計(jì)  5.4　存儲(chǔ)器設(shè)計(jì)  思考題與習(xí)題第6章　第三方EDA工具  6.1　概述  6.2　FPGA Complier  6.3　Syplify  思考題與習(xí)題第7章　可編程邏輯器件綜述  7.1　引言  7.2　PLD的分類  7.3　PLD的基本結(jié)構(gòu)  7.4　PLD產(chǎn)品簡(jiǎn)述  7.5　PLD的發(fā)展趨勢(shì)  思考題與習(xí)題第8章　Altera可編程邏輯器件  8.1　引言  8.2　MAX系列  8.3　FLEX系列  8.4　ACEX1K系列  8.5　APEX系列  8.6　Altera的其他系列  思考題與習(xí)題第9章　數(shù)字系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)  9.1　時(shí)鐘電路的設(shè)計(jì)與實(shí)現(xiàn)  9.2　UART數(shù)據(jù)接收發(fā)送電路設(shè)計(jì)與實(shí)現(xiàn)  9.3　人機(jī)接口電路的設(shè)計(jì)與實(shí)現(xiàn)  9.4　8255并行接口電路的設(shè)計(jì)與實(shí)現(xiàn)  思考題與習(xí)題第10章　提高電路設(shè)計(jì)效率的常用方法  10.1　引言  10.2　EAB單元的使用  10.3　優(yōu)化系統(tǒng)運(yùn)行速度  10.4　使用LPM宏單元庫(kù)  10.5　提高設(shè)計(jì)的綜合應(yīng)用  思考題與習(xí)題第11章　CPLD/FPGA器件配置  11.1　概述  11.2　ByteBlaster配置  11.3　ByteBlasterMV并口下載電纜  11.4　MasterBlaster串行/USB通信電纜  11.5　BitBlaster串行下載電纜  11.6　MCU配置方案設(shè)計(jì)  思考題與習(xí)題第12章　PLD應(yīng)用系統(tǒng)設(shè)計(jì)技術(shù)  12.1　　PLD系統(tǒng)板的抗干擾設(shè)計(jì)  12.2　毛刺現(xiàn)象的產(chǎn)生及消除  12.3　系統(tǒng)下載/配置電路的設(shè)計(jì)與實(shí)現(xiàn)  思考題與習(xí)題參考文獻(xiàn)

章節(jié)摘錄

　　2．更為有效的仿真工具　　通常，可以將電子系統(tǒng)設(shè)計(jì)的仿真過(guò)程分成兩個(gè)階段：即設(shè)計(jì)前期的系統(tǒng)級(jí)仿真和設(shè)計(jì)過(guò)程中的電路級(jí)仿真。系統(tǒng)級(jí)仿真主要驗(yàn)證系統(tǒng)的功能；電路級(jí)仿真主要驗(yàn)證系統(tǒng)的性能，決定怎樣實(shí)現(xiàn)設(shè)計(jì)所需的精度。在整個(gè)電子設(shè)計(jì)過(guò)程中仿真是花費(fèi)時(shí)間最多的工作，也是占用EDA工具資源最多的一個(gè)環(huán)節(jié)。通常設(shè)計(jì)過(guò)程的大部分時(shí)間在做仿真，驗(yàn)證設(shè)計(jì)的有效性、測(cè)試設(shè)計(jì)的精度、處理和保證設(shè)計(jì)要求等，仿真過(guò)程中仿真收斂的快慢是關(guān)鍵因素之一。提高仿真的有效性一方面是建立合理的仿真算法，另一方面是系統(tǒng)級(jí)仿真中系統(tǒng)級(jí)模型的建模，電路級(jí)仿真中電路級(jí)模型的建模。預(yù)計(jì)在下一代EDA工具中，仿真工具將有一個(gè)較大的發(fā)展?！　?．更為理想的綜合工具　　今天，電子系統(tǒng)和電路的集成規(guī)模越來(lái)越大，幾乎不可能直接面向版圖做設(shè)計(jì)，若要找出版圖中的錯(cuò)誤，更是難上加難。將設(shè)計(jì)者的精力從繁瑣的版圖設(shè)計(jì)和分析中轉(zhuǎn)移到設(shè)計(jì)前期的算法開(kāi)發(fā)和功能驗(yàn)證上，這是設(shè)計(jì)綜合工具要達(dá)到的目的。高層次設(shè)計(jì)綜合工具可以將低層次的硬件設(shè)計(jì)一直轉(zhuǎn)換到物理級(jí)的設(shè)計(jì)，實(shí)現(xiàn)不同層次和不同形式的設(shè)計(jì)描述轉(zhuǎn)換，通過(guò)各種綜合算法實(shí)現(xiàn)設(shè)計(jì)目標(biāo)所規(guī)定的優(yōu)化設(shè)計(jì)。當(dāng)然，設(shè)計(jì)者的經(jīng)驗(yàn)在設(shè)計(jì)綜合中仍將起到重要的作用，自動(dòng)綜合工具將有效地提高優(yōu)化設(shè)計(jì)的效率。　　設(shè)計(jì)綜合工具由最初的只能實(shí)現(xiàn)邏輯綜合，逐步發(fā)展到可以實(shí)現(xiàn)設(shè)計(jì)前端的綜合直至設(shè)計(jì)后端的版圖綜合以及測(cè)試綜合。設(shè)計(jì)前端的綜合工具也稱高層次綜合工具，可以實(shí)現(xiàn)從算法級(jí)的行為描述到寄存器傳輸級(jí)結(jié)構(gòu)描述的轉(zhuǎn)換，并給出滿足約束條件的硬件結(jié)構(gòu)。在確定寄存器傳輸結(jié)構(gòu)描述后，由邏輯綜合工具完成硬件的門級(jí)結(jié)構(gòu)描述，邏輯綜合的結(jié)果將作為版圖綜合的輸入數(shù)據(jù)，進(jìn)行版圖綜合。

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    電子設(shè)計(jì)自動(dòng)化應(yīng)用技術(shù) PDF格式下載

---