數(shù)字邏輯原理與工程設(shè)計

內(nèi)容概要

本書系統(tǒng)闡述了數(shù)字邏輯電路的分析和設(shè)計方法以及基本的數(shù)字系統(tǒng)工程實現(xiàn)技術(shù)。內(nèi)容包括：數(shù)制與編碼，布爾代數(shù)，布爾函數(shù)的基本形式和化簡，組合電路、同步時序電路和異步時序電路的分析與設(shè)計，采用中、大規(guī)模集成電路實現(xiàn)設(shè)計的具體實例，數(shù)字系統(tǒng)設(shè)計方法，數(shù)字電路設(shè)計中的測試問題和可測性設(shè)計技術(shù)，可編程邏輯器件的結(jié)構(gòu)原理，VerilogHDL語言及綜合設(shè)計實例等。    本書取材較新，采有實例教學的組織形式，內(nèi)容由淺人深，引人人勝。書中給出了大量例題，書后還附有部分習題答案。本書可作為高等院校計算機類、電子類和處動化類等有關(guān)專業(yè)的教材的參考書，也可供有關(guān)專業(yè)工程技術(shù)人員參考。

書籍目錄

第一章 數(shù)制與編碼  引言  1.1 進位計數(shù)制與數(shù)制轉(zhuǎn)換  1.2 帶符號二進制數(shù)的代碼表示  1.3 常用的其他紡碼  小結(jié)  習題第二章 布爾代數(shù)基礎(chǔ)  引言  2.1 布爾代數(shù)的基本概念  2.2 布爾代數(shù)的公式、定理和規(guī)則  2.3 布爾函數(shù)的基本形式  2.4 不完全確定的布爾爾函數(shù)  2.5 布爾函數(shù)的化簡  小結(jié)  習題第三章 組合邏輯電路的分析和設(shè)計  引言  3.1 常用邏輯門的圖形符號  3.2 布爾函數(shù)的實現(xiàn)  3.3 組合邏輯電路的分析  3.4 組合邏輯電路的設(shè)計  3.5 常用組合邏輯電路  3.6 二進制譯碼器  3.7 多路選擇器  3.8 多路分配器  3.9 組合邏輯電路中的險態(tài)  小結(jié)  習題第四章 同步時序電路  引言  4.1 時序電路與時序機  4.2 觸發(fā)器  4.3 同步時序電路的分析與設(shè)計  4.4 常用的同步時序電路  小結(jié)  習題第五章 異步時序電路  5.1 異步時序電路  5.2 脈沖步進時序電路的分析與設(shè)計  5.3 電平異步時序電路的分析與設(shè)計  小結(jié)  習題第六章 簡單可編程邏輯器件及其應(yīng)用第七章 數(shù)字系統(tǒng)設(shè)計基礎(chǔ)第八章 數(shù)字系統(tǒng)的設(shè)計第九章 復雜可編程邏輯器件第十章 VerilogHDL語言第十一章 用VerilogHDL語言設(shè)計數(shù)字電路參考文獻

圖書封面

評論、評分、閱讀與下載

---

    數(shù)字邏輯原理與工程設(shè)計 PDF格式下載

---