數(shù)字邏輯與計(jì)算機(jī)設(shè)計(jì)基礎(chǔ)

前言

　　硬件設(shè)計(jì)課程由于設(shè)備、師資、學(xué)時(shí)等諸多因素所限，在許多大學(xué)計(jì)算機(jī)系的課程中處于相對次要的地位。同時(shí)，由于軟件產(chǎn)業(yè)的發(fā)展創(chuàng)造了更多的就業(yè)機(jī)會，而軟件開發(fā)對于硬件知識的依賴較少，因此學(xué)生們對軟件的興趣正在增加，而忽視了硬件設(shè)計(jì)的實(shí)踐環(huán)節(jié)。但是，作為專業(yè)的計(jì)算機(jī)工作者和高級軟件開發(fā)人員，如果不能很好地理解計(jì)算機(jī)的結(jié)構(gòu)和工作原理，對于許多問題，包括軟件設(shè)計(jì)方面的問題，就不可能找到最優(yōu)的系統(tǒng)解決方案?！　≡谟布n程教學(xué)實(shí)踐中，由于學(xué)生們很少有機(jī)會接觸具體的工程問題和實(shí).際設(shè)備，同時(shí)由于各課程過分強(qiáng)調(diào)技術(shù)的細(xì)節(jié)，而忽視了相互之間的關(guān)系，學(xué)生們往往“只見樹木不見森林”。本書編寫的出發(fā)點(diǎn)正是為了彌補(bǔ)這些不足?！　”緯砸粋€(gè)計(jì)算機(jī)硬件系統(tǒng)的設(shè)計(jì)為主線，先介紹數(shù)字電路設(shè)計(jì)的基本知識，然后使用這些知識和計(jì)算機(jī)結(jié)構(gòu)的基本知識設(shè)計(jì)一個(gè)簡單的計(jì)算機(jī)，最后利用已有的芯片設(shè)計(jì)完成一個(gè)較完整的計(jì)算機(jī)硬件系統(tǒng)。為了使這條主線清晰，我們盡量略去了不必要的知識和內(nèi)容，必備知識也盡可能用通俗、簡單的方式敘述，而新興的可編程邏輯器件技術(shù)和硬件描述語言由于篇幅所限沒有介紹，對于想深入了解相關(guān)知識的讀者，請參考有關(guān)的書籍?！　≡逃扛辈块L呂福源同志（現(xiàn)任國家商務(wù)部部長）提出了編寫本書的設(shè)想，教育部高等教育司張堯?qū)W司長親自主持了本書的編寫組織工作，并在百忙之中仔細(xì)審閱了全部書稿，提出了許多指導(dǎo)性的修改意見，使本書得以進(jìn)一步完善。北京郵電大學(xué)白中英先生也仔細(xì)審閱了全稿，并提出了許多寶貴意見，在此表示衷心的感謝?！　”緯槍浖W(xué)院學(xué)生的特點(diǎn)和要求，同時(shí)考慮到其他相關(guān)專業(yè)的教學(xué)需求組織編寫。本書內(nèi)容涉及數(shù)字邏輯、計(jì)算機(jī)原理、微機(jī)原理等三方面的知識，編者力圖將它們有機(jī)地結(jié)合在一起，以期達(dá)到融匯貫通、深入淺出的目的。但限于編者水平，雖盡力而為，幾經(jīng)修改，仍與當(dāng)初的設(shè)想和期望差距很大。鑒于時(shí)間所限，只好倉促付梓。不足之處，請讀者批評指正。

內(nèi)容概要

　　《數(shù)字邏輯與計(jì)算機(jī)設(shè)計(jì)基礎(chǔ)》以一個(gè)計(jì)算機(jī)硬件系統(tǒng)的設(shè)計(jì)為主線，先介紹數(shù)字電路設(shè)計(jì)的基本知識，然后使用這些知識和計(jì)算機(jī)結(jié)構(gòu)的基本知識設(shè)計(jì)一個(gè)簡單的計(jì)算機(jī)，最后利用已有的芯片設(shè)計(jì)完成一個(gè)較完整的計(jì)算機(jī)硬件系統(tǒng)。全書共9章，分別為：數(shù)制及編碼、組合邏輯電路、時(shí)序邏輯電路、計(jì)算機(jī)設(shè)計(jì)引論、總線、存儲器、簡易計(jì)算機(jī)設(shè)計(jì)、基于微處理器的計(jì)算機(jī)設(shè)計(jì)、接口與通信等，并用附錄的形式介紹了8086微機(jī)原理及接口實(shí)驗(yàn)系統(tǒng)和8086指令系統(tǒng)的內(nèi)容?！稊?shù)字邏輯與計(jì)算機(jī)設(shè)計(jì)基礎(chǔ)》包含了數(shù)字邏輯、計(jì)算機(jī)原理和微機(jī)原理等三門課程的必備知識，并有機(jī)地結(jié)合在一起，適合計(jì)算機(jī)軟件專業(yè)、非計(jì)算機(jī)專業(yè)的本科生和各類專科生作為教材或自學(xué)教材使用。

書籍目錄

第一章 數(shù)制及編碼1.1 進(jìn)位計(jì)數(shù)制與數(shù)制轉(zhuǎn)換1.1.1 二進(jìn)制1.1.2 八進(jìn)制1.1.3 十六進(jìn)制1.1.4 二進(jìn)制與八進(jìn)制、十六進(jìn)制之間的轉(zhuǎn)換1.1.5 二進(jìn)制數(shù)與十進(jìn)制數(shù)之間的轉(zhuǎn)換1.2 編碼1.2.1 十進(jìn)制數(shù)的二進(jìn)制編碼1.2.2 帶符號的二進(jìn)制數(shù)的編碼1.2.3 帶小數(shù)點(diǎn)的數(shù)的編碼1.2.4 字符編碼習(xí)題第二章 組合邏輯電路2.1 邏輯代數(shù)2.1.1 邏輯代數(shù)的基本運(yùn)算2.1.2 邏輯代數(shù)的基本公式和運(yùn)算規(guī)則2.1.3 布爾函數(shù)的化簡與實(shí)現(xiàn)2.2 典型的組合電路2.2.1 譯碼器2.2.2 多路開關(guān)（多路選擇器）2.2.3 加法器2.2.4 帶有快速進(jìn)位生成的加法器2.2.5 乘法器2.3 組合電路的競爭與冒險(xiǎn)2.3.1 競爭與冒險(xiǎn)的產(chǎn)生2.3.2 競爭與冒險(xiǎn)的識別2.3.3 競爭與冒險(xiǎn)的消除習(xí)題第三章 時(shí)序邏輯電路3.1 鎖存器與觸發(fā)器3.1.1 基本R-S觸發(fā)器的電路結(jié)構(gòu)與動作特點(diǎn)3.1.2 同步R-S觸發(fā)器3.1.3 J－K觸發(fā)器3.1.4 D觸發(fā)器3.1.5 T觸發(fā)器3.2 時(shí)序機(jī)（狀態(tài)機(jī)）3.2.1 同步時(shí)序電路的結(jié)構(gòu)3.2.2 激勵(lì)表、狀態(tài)表及狀態(tài)圖3.3 同步時(shí)序邏輯電路3.3.1 同步時(shí)序邏輯電路分析3.3.2 同步時(shí)序電路的設(shè)計(jì)3.4 典型的同步時(shí)序電路3.4.1 移位寄存器3.4.2 計(jì)數(shù)器3.4.3 節(jié)拍信號發(fā)生器習(xí)題第四章 計(jì)算機(jī)設(shè)計(jì)引論4.1 存儲程序控制原理4.2 計(jì)算機(jī)硬件系統(tǒng)組成4.3 簡易計(jì)算機(jī)設(shè)計(jì)總體構(gòu)想習(xí)題第五章 總線5.1 總線的概念5.2 總線的組成5.2.1 總線通道5.2.2 總線上的設(shè)備5.2.3 總線控制器5.3 集電極開路總線和三態(tài)門總線5.3.1 集電極開路與非門（OC門）5.3.2 三態(tài)門電路5.4 常用總線簡介習(xí)題第六章 存儲器6.1 概述6.1.1 存儲器的分類6.1.2 存儲器的層次結(jié)構(gòu)6.2 半導(dǎo)體RAM位元電路6.2.1 靜態(tài)RAM位元電路6.2.2 動態(tài)RAM位元電路6.3 主存儲器結(jié)構(gòu)與工作原理6.4 只讀存儲器結(jié)構(gòu)與布爾函數(shù)的實(shí)現(xiàn)習(xí)題第七章 簡易計(jì)算機(jī)設(shè)計(jì)7.1 指令系統(tǒng)設(shè)計(jì)7.1.1 指令系統(tǒng)設(shè)計(jì)的基本原則7.1.2 指令格式7.1.3 指令類型和基本指令的設(shè)計(jì)7.2 運(yùn)算器設(shè)計(jì)7.2.1 運(yùn)算器設(shè)計(jì)7.2.2 乘法和除法運(yùn)算7.3 控制器設(shè)計(jì)7.3.1 硬件邏輯結(jié)構(gòu)總體設(shè)計(jì)7.3.2 指令時(shí)序的控制方式7.3.3 指令周期和時(shí)標(biāo)系統(tǒng)7.3.4 指令周期和時(shí)鐘周期的確定7.3.5 確定微操作時(shí)間表與微操作命令邏輯表達(dá)式習(xí)題第八章基于微處理器的計(jì)算機(jī)設(shè)計(jì)8.1 引言8.2 Intel8086微處理器8.2.1 8086／8088微處理器結(jié)構(gòu)8.2.2 8086微處理器的總線周期8.2.3 8086的引腳與功能8.2.4 8086的存儲器及I／O組織8.3 8086最小系統(tǒng)組成與總線周期波形習(xí)題第九章接口與通信9.1 接口的基本概念及基本技術(shù)9.1.1 接口的概念9.1.2 接口信息9.1.3 輸入／輸出傳送方式9.1.4 可編程定時(shí)器／計(jì)數(shù)器芯片82539.1.5 可編程并行輸入／輸出接口芯片8255A9.2 串行通信9.2.1 異步通信方式ASYNC9.2.2 同步通信方式9.2.3 異步通信的標(biāo)準(zhǔn)接口9.2.4 可編程異步通信接口82509.3 中斷技術(shù)與DMA技術(shù)9.3.1 中斷的基本原理與8259A中斷控制器9.3.2 DMA技術(shù)與8237DMA控制器習(xí)題附錄附錄一 8086微機(jī)原理及接口實(shí)驗(yàn)系統(tǒng)附錄二 8086指令系統(tǒng)參考文獻(xiàn)

章節(jié)摘錄

　　1.中斷的基本原理　?。?）中斷過程　　與CPU的查詢傳送方式相反，中斷方式是CPU被動地等待外設(shè)請求服務(wù)的一種方式。當(dāng)外設(shè)準(zhǔn)備好向CPU傳送數(shù)據(jù)或已準(zhǔn)備就緒請求接收CPU的數(shù)據(jù)，或者有某些緊急情況需要CPU處理時(shí)，外設(shè)向CPU發(fā)出中斷請求，CPU接收到中斷請求，在一定條件下，暫時(shí)停止執(zhí)行當(dāng)前的主程序，轉(zhuǎn)到中斷服務(wù)程序?yàn)橥庠O(shè)服務(wù)；服務(wù)結(jié)束后返回并繼續(xù)執(zhí)行主程序。一個(gè)中斷過程分為三個(gè)階段：中斷請求，中斷響應(yīng)和中斷處理?！　。?）中斷優(yōu)先權(quán)　　實(shí)際的系統(tǒng)中常常有多個(gè)中斷源，而中斷申請引腳往往只有一條中斷請求線，現(xiàn)在多個(gè)中斷源同時(shí)請求時(shí)，CPU要能辨別優(yōu)先權(quán)最高的中斷源并響應(yīng)之，常用的優(yōu)先權(quán)識別分析主要是兩種，一是用軟件查詢分析方法確定中斷優(yōu)先權(quán)；二是采用硬件優(yōu)先權(quán)排隊(duì)電路。　　2.8259A中斷控制器　　8259A是一種可編程中斷控制器，能管理8級向量優(yōu)先權(quán)中斷，也即能管理8個(gè)中斷請求，安排它們的優(yōu)先順序，在中斷響應(yīng)時(shí)發(fā)出相應(yīng)的中斷類型碼（中斷矢量），在不增加其他電路的情況下，可用多片（最多9片）8259A級聯(lián)構(gòu)成最多64級的向量優(yōu)先權(quán)中斷系統(tǒng)。

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    數(shù)字邏輯與計(jì)算機(jī)設(shè)計(jì)基礎(chǔ) PDF格式下載

---