并行計算機體系結(jié)構(gòu)

前言

　　高性能計算機是一個國家經(jīng)濟和科技實力的綜合體現(xiàn)，也是促進經(jīng)濟、科技發(fā)展，社會進步和國防安全的重要工具，已成為世界各國競相爭奪的戰(zhàn)略制高點。一些發(fā)達國家紛紛制定戰(zhàn)略計劃，提出很高目標，投入大量資金，加速研究開發(fā)步伐。多年來，隨著大規(guī)模集成電路技術(shù)的不斷進步，以及CPU為基礎(chǔ)的高性能并行計算機得到了迅速的發(fā)展，其高端系統(tǒng)正向百萬億次、千萬億次邁進。我國近十年來，對高性能并行計算的研究開發(fā)也給予了很大重視，取得了長足進步和可貴經(jīng)驗，研制出了具有相當水平的并行機系統(tǒng)，但與發(fā)達國家相比，差距仍然甚大，在高性能并行計算的應(yīng)用開發(fā)與相關(guān)的人才培養(yǎng)教育方面尤現(xiàn)不足。如何使高性能并行機系統(tǒng)深入充分地在國民經(jīng)濟、科研和社會應(yīng)用的發(fā)展中發(fā)揮作用，實為當務(wù)之急，引起人們的普遍關(guān)心?！　∮芍袊萍即髮W陳國良教授主編的這套叢書，正適應(yīng)了我國高性能并行計算研究、開發(fā)、應(yīng)用、教育之需。本叢書由《并行算法的設(shè)計與分析》、《并行計算機體系結(jié)構(gòu)》和《并行算法實踐》三大部分組成，而以《并行計算——結(jié)構(gòu)·算法·編程》為全叢書之提要。該叢書以并行計算為主題，對并行計算的硬件平臺（當代主流并行計算機系統(tǒng)）、并行計算的理論基礎(chǔ)（并行算法的設(shè)計與分析）和并行計算的軟件支撐（并行程序設(shè)計）全面系統(tǒng)地展開了討論，內(nèi)容豐富，取材新近，具有相當?shù)纳疃群蛷V度，涵蓋了并行計算機體系結(jié)構(gòu)和并行算法的理論、設(shè)計和實踐的各個方面，是國內(nèi)外不多見的優(yōu)秀著作?！　￡悋冀淌谑菄腋咝阅苡嬎阒行模ê戏剩┲魅危L期從事并行算法和并行計算機體系結(jié)構(gòu)的研究，本套叢書是作者幾十年從事教學與科研工作的結(jié)晶，是目前國內(nèi)該領(lǐng)域內(nèi)容涵蓋最為全面的系列著作。它的出版必將對進一步推動我國并行計算學科的發(fā)展與應(yīng)用推廣產(chǎn)生深遠的影響。

內(nèi)容概要

　　《并行計算機體系結(jié)構(gòu)》以當代可擴放的并行計算機系統(tǒng)結(jié)構(gòu)為主題，從硬件和軟件的角度，著重討論了 對稱多處理機系統(tǒng)、大規(guī)模并行處理機系統(tǒng)、機群系統(tǒng)和分布共享存儲系統(tǒng)的組成原理、結(jié) 構(gòu)特性、關(guān)鍵技術(shù)、性能分析、設(shè)計方法及相應(yīng)的系統(tǒng)實例等。 全書共八章，可分為三個單元：第一單元為并行計算機體系結(jié)構(gòu)的基礎(chǔ)部分，包括緒論 （第一章）、性能評測（第二章）和互連網(wǎng)絡(luò)（第三章）；第二單元為當代主流并行計算機系統(tǒng)， 包括對稱多處理機系統(tǒng)（第四章）、大規(guī)模并行處理機系統(tǒng)（第五章）和機群系統(tǒng)（第六章）； 第三單元是并行計算機體系結(jié)構(gòu)的較深入的內(nèi)容，包括分布共享存儲系統(tǒng)（第七章）和并行 機中的通信與延遲問題（第八章）?！　∪珪〔南冗M，內(nèi)容精煉，體系完整，力圖反映本學科的最新成就和發(fā)展勢，可作為 高等學校計算機及相關(guān)專業(yè)的本科高年級學生和研究生的教學用書；也可供從事計算機體 系結(jié)構(gòu)研究的科技人員閱讀參考。

作者簡介

　　陳國良，中國科學技術(shù)大學教授，博士生導師，1938年6月生于安徽省穎上縣，1961年畢業(yè)于西安交通大學無線電系計算機專業(yè)。1981—1983年在美國普度大學作訪問學者，1984年至今曾多次應(yīng)邀赴東京大學、普度大學、澳大利亞國立大學、新南威爾士大學、昆士蘭大學、格里福斯大學、堪薩斯城市大學、依阿華大學、威斯康星大學、Maharish國際大學、香港理工大學、澳門大學、北京大學、國防科技大學等講學交流。現(xiàn)任國家高性能計算中心（合肥）主任，國際高性能計算（亞洲）常務(wù)理事，全國高等教育電子、電工和信息類專業(yè)自考指導委員會副主任，中國計算機學會開放系統(tǒng)專業(yè)委員會副主任，中國數(shù)學會計算數(shù)學并行計算專業(yè)委員會委員，全國自然科學名詞審定委員會委員。曾任國家教育部高等學校計算機科學與技術(shù)教學指導委員會副主任，安徽省高校計算機基礎(chǔ)課程教學指導委員會副主任，中國計算機學會理事，安徽省計算機學會理事長，中國科學技術(shù)大學計算機系主任。

書籍目錄

第一章 緒論1.1 引言1.1.1 什么是并行計算機1.1.2 為什么需要并行計算機1.1.3 如何學習并行計算機1.2 并行計算機發(fā)展背景1.2.1 應(yīng)用需求1.2.2 技術(shù)進展1.2.3 結(jié)構(gòu)趨勢1.3 典型并行計算機系統(tǒng)簡介1.3.1 SIMD陣列處理機1.3.2 向量處理機1.3.3 共享存儲多處理機1.3.4 分布存儲多計算機1.3.5 共享分布存儲多處理機1.4 當代并行計算機體系結(jié)構(gòu)1.4.1 并行計算機結(jié)構(gòu)模型1.4.2 并行計算機訪存模型1.4.3 并行計算機存儲層次及其一致性問題1.5 并行計算機的應(yīng)用基礎(chǔ)1.5.1 并行計算模型1.5.2 并行程序設(shè)計模型1.5.3 同步1.5.4 通信1.5.5 并行化技術(shù)與程序調(diào)試1.6 國產(chǎn)曙光系列并行機系統(tǒng)介紹1.6.1 全對稱共享存儲多處理機系統(tǒng)：曙光1號1.6.2 大規(guī)模并行處理系統(tǒng)：曙光－10001.6.3 超級并行計算機系統(tǒng)：曙光－20001.7 小結(jié)1.7.1 當今并行機體系結(jié)構(gòu)研究的幾個主要問題1.7.2 并行計算機中的若干新技術(shù)習題參考文獻第二章 性能評測2.1 引言2.1.1 什么是并行機的基本性能2.1.2 為什么要研究并行機的性能評測2.1.3 如何評測并行機的性能2.2 機器級性能評測2.2.1 CPU和存儲器的某些基本性能指標2.2.2 并行和通信開銷2.2.3 并行機的可用性與好用性2.2.4 機器的成本、價格與性能／價格比2.3 算法級性能評測2.3.1 加速比性能定律2.3.2 可擴放性評測標準2.4 程序級性能評測2.4.1 基準測試程序的分類2.4.2 基本基準測試程序2.4.3 并行基準測試程序2.4.4 商用基準測試程序2.4.5 SPEC測試程序2.5 如何提高高性能2.5.1 任務(wù)劃分2.5.2 通信分析2.5.3 任務(wù)組合2.5.4 處理器映射2.5.5 任務(wù)的分配與調(diào)度2.6 小結(jié)習題參考文獻第三章 互連網(wǎng)絡(luò)3.1 引言3.1.1 系統(tǒng)互連3.1.2 網(wǎng)絡(luò)部件3.1.3 網(wǎng)絡(luò)的性能指標3.2 靜態(tài)互連網(wǎng)絡(luò)3.2.1 典型的互連網(wǎng)絡(luò)3.2.2 靜態(tài)互連網(wǎng)絡(luò)綜合比較3.3 動態(tài)互連網(wǎng)絡(luò)3.3.1 多處理機總線3.3.2 交叉開關(guān)._3.3.3 多級互連網(wǎng)絡(luò)3.3.4 動態(tài)互連網(wǎng)絡(luò)比較3.4 機群中的互連技術(shù)3.4.1 Myrinet3.4.2 HiPPI和超級HiPPI3.4.3 光纖通道和.FDDI環(huán)3.4.4 異步傳輸模式ATM3.4.5 可擴展一致性接口SCI3.4.6 以太網(wǎng)3.5 選路與死鎖3.5.1 信包傳輸方式3.5.2 選路算法3.5.3 死鎖避免3.6 流量控制3.6.1 鏈路層流量控制3.6.2 端到端流量控制3.7 交換開關(guān)的設(shè)計3.7.1 端口3.7.2 內(nèi)部數(shù)據(jù)路徑3.7.3 通道緩沖區(qū)3.7.4 輸出調(diào)度3.8 實例研究3.9 小結(jié)習題參考文獻第四章 對稱多處理機系統(tǒng)4.1 引言4.1.1 SMP的特點4.1.2 多處理機中的擴展存儲層次結(jié)構(gòu)4.2 高速緩存一致性和順序一致性模型4.2.1 高速緩存一致性問題4.2.2 高速緩存一致的存儲系統(tǒng)4.2.3 總線偵聽實現(xiàn)高速緩存一致性4.2.4 順序一致性模型4.3 偵聽高速緩存一致性協(xié)議4.3.1 偵聽協(xié)議的類型4.3.2 三態(tài)寫回無效(MSI)協(xié)議4.3.3 四態(tài)寫回無效(MESI)協(xié)議4.3.4 四態(tài)寫回更新(Dragon)協(xié)議4.4 基本高速緩存一致性協(xié)議的實現(xiàn)4.4.1 正確性要求4.4.2 基本實現(xiàn)4.5 多級高速緩存4.5.1 維護包含性4.5.2 層次高速緩存一致性的傳播4.6 分事務(wù)總線4.6.1 基本設(shè)計4.6.2 支持多級高速緩存4.7 同步問題4.7.1 基本問題4.7.2 互斥操作4.7.3 點到點事件同步4.7.4 全局事件同步4.8 實例分析：SGIChallenge4.8.1 SGI處理器和主存子系統(tǒng)4.8.2 SGII／O子系統(tǒng)4.9 小結(jié)習題參考文獻第五章 大規(guī)模并行處理機系統(tǒng)5.1 MPP技術(shù)概論5.1.1.MPP特性和問題5.1.2 MPP系統(tǒng)概述5.2 實例分析l：CrayT3E的體系結(jié)構(gòu)5.2.1 T3E的體系結(jié)構(gòu)5.2.2 T3E的系統(tǒng)軟件5.3 新一代ASCI／MPP系統(tǒng)5.3.1 ASCI可擴放設(shè)計策略5.3.2 硬件和軟件要求5.3.3 定約的ASCI／MPP平臺5.4 實例分析2：Intel／SandiaASCIOptionRed5.4.1 OptionRed的體系結(jié)構(gòu)5.4.2 OptionRed的系統(tǒng)軟件5.5 三個典型的MPP系統(tǒng)的運行性能評估5.6 小結(jié)習題參考文獻第六章 機群系統(tǒng)6.1 引言6.1.1 基本概念6.1.2 體系結(jié)構(gòu)6.2 設(shè)計要點6.2.1 可用性6.2.2 單一系統(tǒng)映像6.2.3 SolarisMC中的單系統(tǒng)映像6.3 作業(yè)管理6.3.1 研究動機6.3.2 作業(yè)管理系統(tǒng)6.3.3 研究現(xiàn)狀6.3.4 負載共享程序6.4 并行文件系統(tǒng)6.4.1 數(shù)據(jù)的物理分布6.4.2 緩存6.4.3 數(shù)據(jù)預(yù)取6.4.4 I／0接口6.5 實例分析6.5.1 BerkeleyNOW6.5.2 IBMSP2系統(tǒng)6.6 小結(jié)習題參考文獻第七章 分布式共享存儲系統(tǒng)7.1 引言7.1.1 并行計算機的存儲系統(tǒng)組織7.1.2 常見的共享存儲系統(tǒng)7.2 可擴放的高速緩存一致性協(xié)議7.2.1 高速緩存一致性7.2.2 基于目錄的高速緩存一致性協(xié)議7.3 放松的存儲一致性模型7.3.1 目錄協(xié)議中訪存事件次序的實現(xiàn)7.3.2 弱存儲一致性模型7.3.3 存儲一致性模型的框架模型7.3.4 高速緩存一致性協(xié)議和存儲一致性模型的關(guān)系7.4 硬件DSM實例研究7.4.1 Stanford的DASH多計算機(CC－NUMA結(jié)構(gòu))7.4.2 ：KendallSquareResearch的KSRl(COMA結(jié)構(gòu))7.5 共享虛擬存儲系統(tǒng)SVM7.5.1 SVM系統(tǒng)中的關(guān)鍵技術(shù)7.5.2 實例研究：JIAJIA共享虛擬存儲系統(tǒng)7.6 小結(jié)習題參考文獻第八章 并行機中的通信與延遲8.1 引言8.1.1 延遲的基本概念8.1.2 延遲容忍技術(shù)的基本要求和收益上限8.1.3 消息傳遞模型下的各種延遲容忍技術(shù)8.2 延遲避免8.2.1 采用放松的一致性模型8.2.2 大塊數(shù)據(jù)傳輸8.3 延遲容忍8.3.1 預(yù)通信8.3.2 多線程8.4 延遲減少8.4.1 用戶級通信技術(shù)8.4.2 主動消息實現(xiàn)技術(shù)8.5 小結(jié)習題參考文獻專業(yè)術(shù)語中英對照及索引

章節(jié)摘錄

　　4.2 高速緩存一致性和順序一致性模型　　4.2.1 高速緩存一致性問題　　先來看一下內(nèi)存系統(tǒng)的基本性質(zhì)。一個內(nèi)存系統(tǒng)應(yīng)該能提供一組保存值的存儲單元，當對一個存儲單元執(zhí)行讀操作時，應(yīng)該能返回“最近”一個對該存儲單元的寫操作所寫入的值。在串行程序中，程序員利用內(nèi)存來將程序中某一點計算出來的值，傳遞到該值的使用點，實際上就是利用了以上的基本性質(zhì)。同樣，運行在單處理器上的多個進程或線程利用共享地址空間進行通信，實際上也是利用了內(nèi)存系統(tǒng)的這個性質(zhì)。一個讀操作應(yīng)返回最近的向那個位置的寫操作所寫的值，而不管是哪個線程寫的。當所有的線程運行在同一個物理處理器上時，它們通過相同的高速緩存層次來看內(nèi)存，因此在這種情況下，高速緩存不會引起問題。當在共享內(nèi)存的多處理器系統(tǒng)上運行一個具有多個進程的程序時，希望不管這些進程是運行在同一個處理器上，還是在不同的處理器上，程序的運行結(jié)果都是相同的。然而，當兩個運行在不同物理處理器上的進程通過不同的高速緩存層次來看共享內(nèi)存時，其中一個進程可能會看到在它的高速緩存中的新值，而另一個則可能會看到舊值，這樣就引起了高速緩存一致性問題?！　⊥ǔ?，按照高速緩存的寫策略的不同，有寫直達wT和寫回wB兩種高速緩存：寫直達高速緩存采用的策略是一旦高速緩存中的一個字被修改，則在主存中要立即修改；而寫回高速緩存的策略是當被修改的字從高速緩存中被替換或消除時，才真正修改主存。　　造成高速緩存一致性問題的主要原因有以下三種：　?。?）由共享可寫數(shù)據(jù)所造成的不一致圖4.3 顯示三個帶有私有高速緩存的處理器，其高速緩存通過總線與共享主存相連。考慮主存中的一個位置“和以下的一系列處理器發(fā)出的訪問u的指令：首先，P1從主存中讀u（動作1），從而P1的高速緩存中建立了一個“的拷貝；然后，p3從主存中讀u（動作2），從而在P3的高速緩存中也建立了一個u的拷貝；接著，P3向主存寫u（動作3），將u值從5改寫為7。

圖書封面

圖書標簽Tags

無

評論、評分、閱讀與下載

---

    并行計算機體系結(jié)構(gòu) PDF格式下載

---