數(shù)字邏輯

內(nèi)容概要

《"十二五"普通高等教育本科國家級規(guī)劃教材:數(shù)字邏輯(第6版?立體化教材)》內(nèi)容共分8章：第0章成才之路，第1章開關(guān)理論基礎，第2章組合邏輯，第3章時序邏輯，第4章存儲邏輯，第5章可編程邏輯，第6章數(shù)字系統(tǒng)，第7章A/D轉(zhuǎn)換、D/A轉(zhuǎn)換。教學內(nèi)容具有基礎性和時代性，從理論與實踐兩方面解決了與后續(xù)課程的銜接。 
《"十二五"普通高等教育本科國家級規(guī)劃教材:數(shù)字邏輯(第6版?立體化教材)》是作者對“數(shù)字邏輯”課程體系、教學內(nèi)容、教學方法和教學手段進行綜合改革的具體成果。《數(shù)字邏輯（第六版?立體化教材）》內(nèi)容全面，取材新穎，概念清楚，系統(tǒng)性強，注重實踐教學和能力培養(yǎng)，形成了文字主副教材、多媒體CAI課件、試題庫、習題庫、實驗儀器、教學實驗、課程設計等綜合配套的立體化教學體系。 
全書文字流暢，通俗易懂，有廣泛的適應面，可作為高等院校計算機、電子、通信、自動控制等信息類專業(yè)的技術(shù)基礎課教材，也可作為成人自學考試用書。

作者簡介

白中英，北京郵電大學計算機學院二級教授、博士生導師。研究方向：計算機體系結(jié)構(gòu)、網(wǎng)絡安全。在工程和科學研究中，先后主持完成國家863項目、國家自然科學基金項目4項，省部級項目6項。1項成果獲全國科學大會重大成果獎，1項成果獲國家科技進步獎，5項成果獲部級科技進步一、二等獎，3項成果獲國家發(fā)明專利。在教育和教學研究中，《計算機組成原理教程》獲國家級優(yōu)秀教材特等獎，4項成果獲國家級教學成果獎。2003年首屆北京市“教學名師獎”，2008年“國家級優(yōu)秀教學團隊”。出版著作15部，發(fā)表學術(shù)論文60余篇。指導博士、碩士研究生50余人。2008年“國家級優(yōu)秀教學團隊”。出版著作15部，發(fā)表學術(shù)論文60余篇。指導博士、碩士研究生50余人。

書籍目錄

第0章成才之路 0.1立志奮斗機遇 0.2知識智力能力 0.3業(yè)績定律公式 0.4實驗教學的定位和組織 0.5創(chuàng)新與實踐 第1章開關(guān)理論基礎 1.1二進制系統(tǒng) 1.1.1連續(xù)量和離散量 1.1.2開關(guān)量 1.1.3數(shù)字波形 1.2數(shù)制與碼制 1.2.1進位計數(shù)制 1.2.2進位計數(shù)制的相互轉(zhuǎn)換 1.2.3二進制編碼 1.3邏輯函數(shù)及其描述工具 1.3.1邏輯函數(shù)的基本概念 1.3.2邏輯函數(shù)的描述工具 1.3.3基本邏輯運算 1.3.4正邏輯、負邏輯、三態(tài)門 1.4布爾代數(shù) 1.4.1布爾代數(shù)的基本定律 1.4.2布爾代數(shù)運算的基本規(guī)則 1.4.3用布爾代數(shù)簡化邏輯函數(shù) 1.5卡諾圖 1.5l卡諾圖的結(jié)構(gòu)與特點 1.52用卡諾圖簡化邏輯函數(shù) 1.6數(shù)字集成電路 1.6.1集成電路的制造技術(shù)類型 1.6.2集成電路的封裝類型 1.6.3集成電路的規(guī)模類型 1.6.4集成電路的使用特性 小結(jié) 習題 第2章組合邏輯 2.1組合邏輯分析 2.1.1逐級電平推導法 2.1.2列寫布爾表達式法 2.1.3數(shù)字波形圖分析法 2.1.4列寫邏輯電路真值表法 2.1.5組合邏輯中的競爭冒險 2.2組合邏輯設計 2.2.1組合邏輯設計步驟 2.2.2邏輯問題的描述 2.2.3利用任意項的邏輯設計 2.3組合邏輯電路的等價變換 2.3.1狄摩根定理的應用 2.3.2與非門、或非門作為通用元件 2.3.3利用與非門／非或門進行等價變換 2.3.4邏輯函數(shù)的“與或非”門實現(xiàn) 2.4數(shù)據(jù)選擇器與分配器 2.4.1數(shù)據(jù)選擇器 2.4.2數(shù)據(jù)分配器 2.5譯碼器和編碼器 2.5.1譯碼器 2.5.2編碼器 2.6數(shù)據(jù)比較器和加法器 2.6.1數(shù)據(jù)比較器 2.6.2加法器 2.7奇偶校驗器 2.7.1奇偶校驗的基本原理 2.7.2具有奇偶校驗的數(shù)據(jù)傳輸 小結(jié)“ 習題 第3章時序邏輯 3.1鎖存器 3.1.1鎖存器的基本特性 3.1.2基本sR鎖存器 3.1.3門控sR鎖存器 3.1.4門控D鎖存器 3.2觸發(fā)器 3.2.1sR觸發(fā)器 3.2.2D觸發(fā)器 3.2.3JK觸發(fā)器 3.2.4觸發(fā)器的應用和時間參數(shù) 3.3寄存器和移位寄存器 3.3.1寄存器 3.3.2移位寄存器 3.4計數(shù)器 3.4.1同步計數(shù)器 3.4.2異步計數(shù)器 3.4.3中規(guī)模集成計數(shù)器及應用 3.5定時脈沖產(chǎn)生器 3.5.1時鐘脈沖源電路 3.5.2節(jié)拍脈沖產(chǎn)生器 3.5.3數(shù)字鐘 3.6同步時序邏輯分析 3.6.1同步時序邏輯電路的描述工具 3.6.2同步時序邏輯電路分析的一般方法 3.7同步時序邏輯設計 3.7.1同步時序邏輯設計方法和步驟 3.7.2建立原始狀態(tài)表的方法 3.7.3狀態(tài)編碼 小結(jié) 習題 第4章存儲邏輯 4.1特殊存儲部件 4.1.1寄存器堆 4.1.2寄存器隊列 4.1.3寄存器堆棧 4.2隨機讀寫存儲器RAM 4.2.1RAM的邏輯結(jié)構(gòu) 4.2.2地址譯碼方法 4.2.3SRAM存儲器 4.2.4DRAM存儲器 4.3只讀存儲器ROM 4.3.1掩模RoM 4.3.2可編程R（）M 4.4FLAsH存儲器 4.4.1FLA.SH存儲元 4.4.2FL&SI{存儲器的基本操作 4.4.3FLASH存儲器的陣列結(jié)構(gòu) 4.5存儲器容量的擴充 4.5.1字長位數(shù)擴展 4.5.2字存儲容量擴展 小結(jié) 習題 第5章可編程邏輯 5.1PLD的基本概念 5.1.1可編程陣列 5.1.2PLD的類型 5.2現(xiàn)場可編程門陣列FPGA 5.2.1FPGA的基本結(jié)構(gòu) 5.2.2可組態(tài)邏輯塊CLB 5.2.3SRAM為基礎的FPGA 5.3在系統(tǒng)可編程IsP 5.3.1ispLsI器件的體系結(jié)構(gòu) 5.3.2EPM7128S器件的體系結(jié)構(gòu) 5.3.3在系統(tǒng)編程原理 5.4可編程邏輯的原理圖方式設計 5.4.1編程環(huán)境和設計流程圖 5.4.2設計輸入 5.4.3功能模擬 5.4.4綜合和實現(xiàn)（軟件） 5.4.5時序模擬 5.4.6器件下載 5.5可編程邏輯的VHDL文本方式設計 5.5.1VHDL的基本概念 5.5.2VHDL的組合邏輯設計 5.5.3VHDL的時序邏輯設計 小結(jié) 習題 第6章數(shù)字系統(tǒng) 6.1數(shù)字系統(tǒng)的基本概念 6.1.1一個數(shù)字系統(tǒng)實例 6.1.2數(shù)字系統(tǒng)的基本模型 6.1.3數(shù)字系統(tǒng)與邏輯功能部件的區(qū)別 6.2數(shù)據(jù)通路 6.2.1總線結(jié)構(gòu) 6.2.2數(shù)據(jù)通路實例 6.3由頂向下的設計方法” 6.3.1數(shù)字系統(tǒng)的設計任務 6.3.2算法狀態(tài)機和算法流程圖 6.4小型控制器的設計 6.4.1控制器的基本概念 6.4.2計數(shù)器型控制器 6.4.3多路選擇器型控制器 6.4.4定序型控制器 6.5數(shù)字系統(tǒng)設計實例 6.5.1由頂向下——子系統(tǒng)的劃分 6.5.2小型控制器的實現(xiàn)方案 小結(jié) 習題 第7章A／D轉(zhuǎn)換、D／A轉(zhuǎn)換 7.1數(shù)字信號處理的基本概念 7.2A／D轉(zhuǎn)換 7.2.1采樣定理 7.2.2模數(shù)轉(zhuǎn)換過程 7.2.3A／D轉(zhuǎn)換器 7.2.4Alx：的性能參數(shù) 7.3D／A轉(zhuǎn)換 7.3.1權(quán)電阻DAc 7.3.2R2RT型DAC 7.3.3R2R倒T型DAc 7.3.4DAC的性能參數(shù) 小結(jié) 習題 參考文獻 附錄《數(shù)字邏輯》（第六版立體化教材）配套教材與教學設備

章節(jié)摘錄

版權(quán)頁：   插圖：   6.1.2數(shù)字系統(tǒng)的基本模型 所謂數(shù)字系統(tǒng)，是指交互式的以離散形式表示的具有存儲、傳輸、處理信息能力的邏輯子系統(tǒng)的集合物。一臺數(shù)字計算機就是一個最完整的數(shù)字系統(tǒng)。顯然，數(shù)字系統(tǒng)的功能、性能、規(guī)模遠遠超出了一般中小規(guī)模數(shù)字邏輯電路的范圍。 雖然數(shù)字系統(tǒng)可能涉及諸如機械學、化學、熱學、電學、經(jīng)濟學之類工程技術(shù)問題，但從本質(zhì)上看，數(shù)字系統(tǒng)的核心問題仍是邏輯設計問題。這是因為，邏輯設計是實現(xiàn)子系統(tǒng)和整個系統(tǒng)的結(jié)構(gòu)與功能的過程，從而最終完成系統(tǒng)所期望的信息處理、傳輸、存儲任務。 傳輸是信息通過空間進行移動。在邏輯電路中金屬導線提供了信息傳輸?shù)耐?。在并行傳輸中，一組導線中的每一條可以傳遞一個數(shù)字序列中的一位。在串行傳送中，用一條導線在時間上順序地傳送一個數(shù)字序列。電子信號通過1m長的導線大約需要3.3ns時間。 存儲是信息通過時間進行“搬運”。在動態(tài)式存儲器中，在規(guī)定的一個時間周期內(nèi)信息用重復經(jīng)過一個延遲線的辦法來保存信息。在靜態(tài)式存儲器中，在規(guī)定的時間周期內(nèi)向?qū)Ｓ糜洃洸考懭牖蜃x出所需的信息。 處理是信息按運算規(guī)則通過變更已給信息來形成新的信息。為了產(chǎn)生新的信息，必須對已給信息進行加工處理，其基本方法是算術(shù)運算和邏輯運算。電子信號通過處理電路時也要花費時間。 圖6.2（a）所示為數(shù)字系統(tǒng)的基本結(jié)構(gòu)框圖，它由輸入部件、輸出部件及邏輯系統(tǒng)構(gòu)成。邏輯系統(tǒng)包括存儲部件、處理部件、控制部件三大子系統(tǒng)。如果按控制與被控制的關(guān)系來分，存儲部件和處理部件是被控部件，又稱執(zhí)行部件，它們受控于控制部件，在控制部件的命令下進行相應的動作。 存儲部件和處理部件之間通過傳輸線相互連接。由于傳輸信息和處理信息都要花費時間，因此存儲部件和處理部件要求在規(guī)定的時間間隔內(nèi)源源不斷地獲得信息。當信息被傳送到處理部件且被處理時，存儲部件則保存并源源不斷地供給信息，而計算的結(jié)果又被返回傳送到存儲部件。在數(shù)字系統(tǒng)中，這種活動是周期性的。如圖6.2（b）所示，存儲部件獲得信息（A）；該信息被傳送到處理部件且被加工處理（B）；加工處理后的更新信息又被傳送到存儲部件（C）。之后又開始另一個周期。

編輯推薦

《"十二五"普通高等教育本科國家級規(guī)劃教材?立體化教材:數(shù)字邏輯(第6版)》文字流暢，通俗易懂，有廣泛的適應面，可作為高等院校計算機、電子、通信、自動控制等信息類專業(yè)的技術(shù)基礎課教材，也可作為成人自學考試用書。

圖書封面

評論、評分、閱讀與下載

---

    數(shù)字邏輯 PDF格式下載

---