CMOS電路活用技巧

內(nèi)容概要

本書(shū)以CMOS的最小構(gòu)成電路反相器為焦點(diǎn)，介紹CMOS器件的特點(diǎn)、結(jié)構(gòu)、設(shè)計(jì)規(guī)則及制造方法。以標(biāo)準(zhǔn)邏輯電路為例，介紹了組合邏輯電路、時(shí)序邏輯電路的定義、基本電路結(jié)構(gòu)及其應(yīng)用舉例。進(jìn)而，介紹了接口的技巧和目前備受關(guān)注的模擬技術(shù)等。本書(shū)還涉及大規(guī)模集成電路（LSI）的話題，介紹其分類(lèi)及發(fā)展趨勢(shì)，以及ASIC和存儲(chǔ)器的基本技術(shù)。
本書(shū)可供半導(dǎo)體制造行業(yè)的技術(shù)人員閱讀，也可供電子等相關(guān)專(zhuān)業(yè)師生參考。

作者簡(jiǎn)介

大幸秀成
1982年畢業(yè)于愛(ài)媛大學(xué)電氣工程專(zhuān)業(yè)，進(jìn)入東京芝浦電氣株式會(huì)社（現(xiàn)在的東芝）半導(dǎo)體事業(yè)本部，從事CMOS技術(shù)的標(biāo)準(zhǔn)邏輯工作。致力于推進(jìn)日本與歐美廠商的產(chǎn)品共同開(kāi)發(fā)及全球標(biāo)準(zhǔn)化?，F(xiàn)在依然從事和CMOS相關(guān)的產(chǎn)品開(kāi)發(fā)及技術(shù)市場(chǎng)工作。
主要著作：
《基本·C-MOS標(biāo)準(zhǔn)ロジックIC活用マスタ》（CQ出版社）

書(shū)籍目錄

第1章 CMOS器件的現(xiàn)狀1.1 半導(dǎo)體器件的分類(lèi)1.2 CMOS器件的特征1.3 CMOS產(chǎn)品的種類(lèi)和特點(diǎn)第2章 CMOS的結(jié)構(gòu)2.1 CMOS的結(jié)構(gòu)2.2 設(shè)計(jì)規(guī)則2.3 CMOS的制造工程2.3.1 襯底材料的制作2.3.2 前工序2.3.3 后工序第3章 CMOS的基本特性與邏輯電路的基本結(jié)構(gòu)3.1 CMOS的基本特性3.1.1 N-ch MOS FET的特性表達(dá)式3.1.2 P-ch MOS FET的特性表達(dá)式3.1.3 CMOS反相器的特性3.1.4 邏輯閾值電壓3.1.5 過(guò)渡區(qū)中的輸出電壓3.1.6 電阻近似3.2 CMOS的特點(diǎn)3.2.1 功率消耗小3.2.2 能夠在低電壓下工作/工作電壓范圍寬3.2.3 噪聲余量大3.2.4 容易集成化3.2.5 輸入阻抗高3.2.6 基于輸入電容的初次記憶3.3 基本邏輯電路3.4 正邏輯與負(fù)邏輯3.5 基本電路3.5.1 反相器3.5.2 NAND門(mén)3.5.3 NOR門(mén)3.5.4 AND,OR門(mén)3.5.5 傳輸門(mén)3.5.6 時(shí)鐘脈沖門(mén)3.5.7 Exclusive OR/NOR門(mén)3.5.8 觸發(fā)器3.6 CMOS的保護(hù)電路3.6.1 輸入保護(hù)電路3.6.2 輸出的保護(hù)3.6.3 電源/GND浮動(dòng)時(shí)的保護(hù)第4章 CMOS器件的種類(lèi)與特征4.1 CMOS標(biāo)準(zhǔn)邏輯4.1.1 雙極邏輯的誕生4.1.2 CMOS邏輯的誕生4.2 74***型的魅力4.2.1 BiCMOS邏輯的特征4.2.2 ECL的特征4.2.3 ASIC的問(wèn)世與標(biāo)準(zhǔn)邏輯的需要4.2.4 單門(mén)邏輯的誕生4.2.5 低電壓化的趨勢(shì)4.2.6 封裝的發(fā)展趨勢(shì)4.3 存儲(chǔ)器4.3.1 ROM4.3.2 RAM4.4 ASIC的種類(lèi)與特征4.4.1 ASIC化的潮流4.4.2 半定制4.4.3 PLD4.4.4 門(mén)陣列4.4.5 標(biāo)準(zhǔn)單元4.4.6 全定制LSI4.5 半定制LSI的設(shè)計(jì)方法第5章 標(biāo)準(zhǔn)邏輯IC的功能與使用方法5.1 組合邏輯電路5.1.1 門(mén)電路5.1.2 門(mén)電路的應(yīng)用舉例5.1.3 特殊門(mén)電路5.1.4 開(kāi)路漏極5.1.5 模擬開(kāi)關(guān)5.1.6 總線緩沖器5.1.7 雙向總線緩沖器5.1.8 總線緩沖器與總線的連接5.1.9 多路轉(zhuǎn)換器/逆多路轉(zhuǎn)換器/選擇器5.1.10 在多變數(shù)1輸出邏輯電路中的應(yīng)用5.1.11 譯碼器/編碼器5.1.12 使用譯碼器的CPU周邊LSI的選擇5.2 時(shí)序邏輯電路5.2.1 鎖存器5.2.2 鎖存器的應(yīng)用舉例5.2.3 總線數(shù)據(jù)的暫存記憶5.3 觸發(fā)器5.3.1 觸發(fā)器的動(dòng)作5.3.2 觸發(fā)器的應(yīng)用舉例5.3.3 總線的數(shù)據(jù)分配和保持電路5.3.4 計(jì)數(shù)器5.3.5 計(jì)數(shù)器的串級(jí)連接舉例5.3.6 移位寄存器5.3.7 移位寄存器的應(yīng)用舉例5.3.8 單穩(wěn)多諧振蕩器5.3.9 單穩(wěn)多諧振蕩器的應(yīng)用舉例第6章 CMOS邏輯IC的特性6.1 CMOS器件的接口6.2 CMOS器件的標(biāo)準(zhǔn)接口6.2.1 CMOS的輸入輸出特性6.2.2 CMOS電平與TTL電平6.2.3 CMOS電平的趨勢(shì)6.3 接口的專(zhuān)門(mén)技術(shù)6.3.1 扇出端數(shù)6.3.2 三態(tài)輸出與輸出沖突6.3.3 上沖/下沖,反射,激振噪聲6.3.4 線連“或”電路與從低電壓向高電壓的電平變換6.4 電壓變換接口6.4.1 從高電壓向低電壓變換的接口6.4.2 輸出的容忍功能6.4.3 從低電壓向高電壓變換的接口6.4.4 高→低/低→高雙向電壓變換接口6.5 冒險(xiǎn)6.5.1 冒險(xiǎn)引起的故障6.5.2 晶體管與CMOS邏輯的接口6.5.3 高速接口(單端與差動(dòng)傳送)概要6.5.4 單端6.5.5 差動(dòng)傳送(異動(dòng))第7章 CMOS器件的失效模式7.1 器件自身的失效7.1.1 早期失效7.1.2 偶然失效7.1.3 耗損失效7.2 失效模式7.3 外來(lái)因素引起的失效7.3.1 ESD造成的損傷7.3.2 閂鎖造成的損傷第8章 器件模擬與傳輸模擬8.1 SPICE與IBIS8.1.1 SPICE8.1.2 IBIS8.1.3 IMIC8.2 LSI設(shè)計(jì)流程8.3 基于SPICE的器件/電路模擬8.3.1 器件模擬8.3.2 電路模擬8.3.3 SPICE模擬器的功能8.4 傳輸模擬8.4.1 數(shù)字信號(hào)的誤解8.4.2 信號(hào)完整的基礎(chǔ)——方波是危險(xiǎn)的8.4.3 傳輸信號(hào)的高速化技巧8.4.4 傳輸線的等效電路8.4.5 基于IBIS的傳輸模擬8.4.6 EMI的法規(guī)參考文獻(xiàn)

編輯推薦

　　《CMOS電路活用技巧》可供半導(dǎo)體制造行業(yè)的技術(shù)人員閱讀，也可供電子等相關(guān)專(zhuān)業(yè)師生參考。

圖書(shū)封面

圖書(shū)標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    CMOS電路活用技巧 PDF格式下載

---