MOS管集成電路設(shè)計(jì)

出版時(shí)間:2011-11  出版社:科學(xué)出版社  作者:梁竹關(guān),趙東風(fēng) 編著  頁(yè)數(shù):222  

內(nèi)容概要

梁竹關(guān)、趙東風(fēng)編著的《MOS管集成電路設(shè)計(jì)》根據(jù)集成電路沒(méi)計(jì)的特點(diǎn),結(jié)合集成電路制造和封裝測(cè)試的有關(guān)知識(shí)和技術(shù),系統(tǒng)介紹了MOS管集成電路設(shè)計(jì)的有關(guān)基礎(chǔ)理論知識(shí)、半導(dǎo)體集成電路基本加工工藝和設(shè)計(jì)規(guī)則、MOS管集成電路版圖設(shè)計(jì)的一些方法和技巧、MOS管數(shù)字集成電路的基本邏輯單元、MOS管模擬集成電路的基本元器件和基本電路單元,分析了典型數(shù)字集成電路和模擬集成電路的設(shè)汁方法及實(shí)現(xiàn)過(guò)程,引入了一些常見(jiàn)的數(shù)字集成電路和模擬集成電路設(shè)計(jì)技術(shù)。書(shū)中既介紹了集成電路設(shè)計(jì)的有關(guān)理論知識(shí),又介紹了集成電路設(shè)計(jì)的一些實(shí)用方法和技術(shù)。
《MOS管集成電路設(shè)計(jì)》可作為高等院校電子科學(xué)與技術(shù)、電子信息科學(xué)與技術(shù)、電子信息工程及通信工程等專業(yè)的本科生和研究生教材,也可供有關(guān)科研人員和工程技術(shù)人員參考。

書(shū)籍目錄

前言
第1章 緒言
1.1 集成電路設(shè)計(jì)的有關(guān)概念
1.2 集成電路的分類
1.3 集成電路的發(fā)展
1.4 集成電路的設(shè)計(jì)方法
1.5 模塊化設(shè)計(jì)的概念
習(xí)題與思考題
第2章 半導(dǎo)體預(yù)備知識(shí)
2.1 引言
2.2 本征半導(dǎo)體
2.2.1 本征半導(dǎo)體的概念
2.2.2 本征激發(fā)
2.3 雜質(zhì)半導(dǎo)體
2.3.1 P型半導(dǎo)體
2.3.2 N型半導(dǎo)體
2.3.3 雜質(zhì)的補(bǔ)償作用
2.4 PN結(jié)的形成及其特性
2.4.1 PN結(jié)的形成
2.4.2 PN結(jié)的特性
習(xí)題與思考題
第3章 MOS晶體管
3.1 引言
3.2 MOS晶體管的結(jié)構(gòu)
3.3 MOS晶體管的工作原理
3.3.1 柵極電υGS對(duì)導(dǎo)電溝道的控制作用
3.3.2 漏極電υDS對(duì)導(dǎo)電溝道的影響
3.4 MOS晶體管的電流電壓關(guān)系
3.4.1 NMOS晶體管的電流電壓關(guān)系
3.4.2 MOS晶體管的電流電壓關(guān)系對(duì)比分析
3.5 MOS晶體管的主要特性參數(shù)
3.5.1 閾值電壓
3.5.2 跨導(dǎo)
3.5.3 MOS晶體管的直流導(dǎo)通電阻
3.5.4 MOS晶體管的交流電阻
3.5.5 MOS晶體管的最高工作頻率
3.5.6 MOS晶體管的溝道長(zhǎng)度調(diào)制因子入
習(xí)題與思考題
第4章 MOS管反相器
4.1 引言
4.1.1 MOS管反相器的通用結(jié)構(gòu)和特點(diǎn)
4.1.2 MOS管反相器的性能評(píng)價(jià)
4.2 NMOS反相器
4.2.1 增強(qiáng)型NMOS管負(fù)載反相器
4.2.2 耗盡型NMOS管負(fù)載反相器
4.3 CMOS反相器
4.3.1 CMOS反相器的結(jié)構(gòu)特點(diǎn)
4.3.2 CMOS反相器的直流電壓傳輸特性
4.4 動(dòng)態(tài)反相器
4.4.1 動(dòng)態(tài)有比反相器
4.4.2 動(dòng)態(tài)無(wú)比反才目器
4.5 延遲
4.5.1 延遲時(shí)間的定義
4.5.2 延遲時(shí)間的分析方法
4.6 功耗
習(xí)題與思考題
第5章 集成電路基本加工工藝與設(shè)計(jì)規(guī)則
5.1 引言
5.2 集成電路基本加工工藝
5.2.1 半導(dǎo)體晶體材料的制備
5.2.2 版圖與制版
5.2.3 圖形轉(zhuǎn)換(光刻與刻蝕工藝)
5.2.4 摻雜
5.2.5 熱氧化工藝
5.2.6 薄膜淀積工藝
5.2.7 金屬化工藝
5.2.8 自對(duì)準(zhǔn)工藝
5.2.9 后部工序
5.3 CMOS工藝流程
5.3.1 CMOS工藝技術(shù)
5.3.2 CMOS工藝流程舉例
5.4 設(shè)計(jì)規(guī)則
5.4.1 設(shè)計(jì)規(guī)則的概念
5.4.2 設(shè)計(jì)規(guī)則的表示方法
5.4.3 設(shè)計(jì)規(guī)則的描述
5.5 CMOS反相器的閂鎖效應(yīng)
5.6 版圖設(shè)計(jì)
5.6.1 版圖與棍圖
5.6.2 版圖設(shè)計(jì)技巧
習(xí)題與思考題
第6章 MOS管數(shù)字集成電路基本邏輯單元設(shè)計(jì)
6.1 NMOS邏輯電路
6.1.1 NMOS與非門
6.1.2 NMOS或非門
6.1.3 NMOS邏輯電路設(shè)計(jì)
6.2 靜態(tài)CMOS邏輯電路
6.2.1 靜態(tài)CMOS與非門
6.2.2 靜態(tài)CMOS或非門
6.2.3 靜態(tài)CMOS邏輯電路設(shè)計(jì)
6.3 改進(jìn)型MOS管邏輯門
6.3.1 偽NMOS邏輯門
6.3.2 動(dòng)態(tài)CMOS邏輯電路
6.3.3 多米諾邏輯電路
6.4 MOS管傳輸邏輯電路
6.4.1 NMOS傳輸門和pMOS傳輸門
6.4.2 CMOS傳輸門
6.5 鎖存器和觸發(fā)器
6.5.1 鎖存器
6.5.2 觸發(fā)器
6.6 寄存器
6.7 輸入輸出(I/O)單元
6.7.1 輸入單元
6.7.2 輸出單元
6.7.3 通用I/O單元
習(xí)題與思考題
第7章 MOS管數(shù)字集成電路子系統(tǒng)設(shè)計(jì)
7.1 引言
7.1.1 結(jié)構(gòu)化和層次化設(shè)計(jì)思想
7.1.2 結(jié)構(gòu)化和層次化設(shè)計(jì)思想舉例
7.2 加法器
7.2.1 半加器和全加器
7.2.2 串行數(shù)據(jù)加法器
7.2.3 并行數(shù)據(jù)加法器
7.3 乘法器
7.3.1 簡(jiǎn)單乘法器
7.3.2 改進(jìn)型乘法器
7.3.3 快速乘法器
7.4 存儲(chǔ)器
7.4.1 ROM
7.4.2 RAM
習(xí)題與思考題
第8章 MOS管模擬集成電路設(shè)計(jì)基礎(chǔ)
8.1 概述
8.1.1 電子系統(tǒng)的組成
8.1.2 運(yùn)算放大器的有關(guān)概念
8.2 MOS管模擬集成電路中的基本元器件
8.2.1 模擬集成電路中的電阻器
8.2.2 模擬集成電路中的電容器
8.2.3 模擬集成電路中的場(chǎng)效應(yīng)晶體管
8.3 MOS管模擬集成電路基本單元電路
8.3.1 基本偏置電路
8.3.2 放大電路
8.4 MOS管運(yùn)算放大器
8.5 電壓比較器
8.5.1 電壓比較器的特性
8.5.2 電壓比較器電路
習(xí)題與思考題
第9章 集成電路的測(cè)試與可測(cè)性設(shè)計(jì)
9.1 引言
9.2 模擬集成電路的測(cè)試
9.3 數(shù)字集成電路的測(cè)試
9.3.1 概述
9.3.2 故障模型和測(cè)試向量生成
9.4 數(shù)字集成電路的可測(cè)性設(shè)計(jì)
習(xí)題與思考題
第10章 集成電路的計(jì)算機(jī)輔助設(shè)計(jì)
10.1 引言
10.2 數(shù)字集成電路設(shè)計(jì)與硬件描述語(yǔ)言
10.2.1 數(shù)字系統(tǒng)設(shè)計(jì)流程
10.2.2 硬件描述語(yǔ)言HDL
10.3 模擬集成電路設(shè)計(jì)與SPICE語(yǔ)言
10.3.1 MOS管模擬集成電路版圖設(shè)計(jì)
10.3.2 SPICE語(yǔ)言
10.4 MOS管集成電路設(shè)計(jì)舉例
習(xí)題與思考題
參考文獻(xiàn)

圖書(shū)封面

評(píng)論、評(píng)分、閱讀與下載


    MOS管集成電路設(shè)計(jì) PDF格式下載


用戶評(píng)論 (總計(jì)2條)

 
 

  •   講的比較基礎(chǔ),也比較全面,表達(dá)比較清晰,容易看明白,適合初學(xué)者。
  •   作者是我們老師耶,而且我們老師給上課,必須挺
 

250萬(wàn)本中文圖書(shū)簡(jiǎn)介、評(píng)論、評(píng)分,PDF格式免費(fèi)下載。 第一圖書(shū)網(wǎng) 手機(jī)版

京ICP備13047387號(hào)-7