數(shù)字電子與EDA技術(shù)

內(nèi)容概要

　　本書以數(shù)字電子技術(shù)基本理論和基本技能為引導(dǎo)，以EDA平臺(tái)和硬件描述語言為主要設(shè)計(jì)手段，以全面提升學(xué)生的課程應(yīng)用能力為宗旨，將傳統(tǒng)的“數(shù)字電子技術(shù)”課程和“EDA技術(shù)”課程深度融合，建立傳統(tǒng)數(shù)字電子技術(shù)設(shè)計(jì)和現(xiàn)代設(shè)計(jì)方法相結(jié)合的新課程體系。在電子系統(tǒng)設(shè)計(jì)中，突出現(xiàn)代設(shè)計(jì)方法；在傳統(tǒng)設(shè)計(jì)中，有效地利用EDA工具加強(qiáng)教學(xué)。
　　本書可作為電子信息工程、電氣工程及其自動(dòng)化、測(cè)控技術(shù)與儀器、通信工程、電子科學(xué)與技術(shù)、自動(dòng)化、計(jì)算機(jī)科學(xué)與技術(shù)等專業(yè)本科“數(shù)字電子技術(shù)”、“數(shù)字邏輯”或“EDA技術(shù)”課程的教材或參考書，也可供工程技術(shù)人員參考。

書籍目錄

前言
第1章 數(shù)字電子系統(tǒng)基礎(chǔ)
　1.1 數(shù)字信號(hào)與數(shù)字電路
　　1.1.1 模擬信號(hào)與數(shù)字信號(hào)
　　1.1.2 數(shù)字電路與模擬電路的區(qū)別和聯(lián)系
　1.2 數(shù)字系統(tǒng)設(shè)計(jì)與EDA技術(shù)概述
　　1.2.1 EDA技術(shù)的起源
　　1.2.2 EDA技術(shù)的含義
　　1.2.3 EDA技術(shù)的主要內(nèi)容
　1.3 數(shù)制及轉(zhuǎn)換
　　1.3.1 十進(jìn)制
　　1.3.2 二進(jìn)制
　　1.3.3 十六進(jìn)制
　　1.3.4 不同進(jìn)制之間的相互轉(zhuǎn)換
　1.4 二進(jìn)制數(shù)的算術(shù)運(yùn)算
　　1.4.1 無符號(hào)二進(jìn)制數(shù)的算術(shù)運(yùn)算
　　1.4.2 帶符號(hào)二進(jìn)制數(shù)的減法運(yùn)算
　1.5 邏輯代數(shù)
　　1.5.1 邏輯代數(shù)的基本定律和基本規(guī)則
　　1.5.2 邏輯代數(shù)的代數(shù)法化簡(jiǎn)
　1.6 邏輯函數(shù)的卡諾圖化簡(jiǎn)
　　1.6.1 邏輯函數(shù)的最小項(xiàng)表達(dá)式
　　1.6.2 用卡諾圖化簡(jiǎn)邏輯函數(shù)
　1.7 二進(jìn)制編碼
　　1.7.1 二一十進(jìn)制碼
　　1.7.2 格雷碼
　　1.7.3 ASCII碼
　　習(xí)題與思考題
第2章 邏輯門電路
　2.1 基本邏輯門邏輯
　　2.1.1 MOS門電路
　　2.1.2 CMOS反相器
　2.2 與非門、或非門和異或門邏輯
　　2.2.1 與非門電路
　　2.2.2 或非門電路
　　2.2.3 異或門電路
　2.3 三態(tài)門、OD門及應(yīng)用
　　2.3.1 三態(tài)門
　　2.3.2 0D門
　2.4 集成電路邏輯門
　　2.4.1 邏輯門的基本結(jié)構(gòu)與工作原理
　　2.4.2 數(shù)字邏輯電平
　　2.4.3 典型邏輯門集成電路器件及性能參數(shù)
　2.5 邏輯電平接口轉(zhuǎn)換及負(fù)載能力設(shè)計(jì)
　　2.5.1 邏輯門之間相互驅(qū)動(dòng)的條件
　　2.5.2 n1L邏輯門與CMOS邏輯門接口
　2.6 邏輯門電路的抗干擾措施
　2.7 Quartus II的原理圖EDA設(shè)計(jì)環(huán)境及實(shí)例
　　2.7.1 設(shè)計(jì)任務(wù)介紹及原理分析
　　2.7.2 Quartus II簡(jiǎn)介及用戶界面
　　2.7.3 原理圖編輯輸入
　　2.7.4 編譯
　　2.7.5 時(shí)序功能仿真
　　習(xí)題與思考題
第3章 組合邏輯電路分析與設(shè)計(jì)
　3.1 組合邏輯電路的分析
　3.2 組合邏輯電路的設(shè)計(jì)
　　3.2.1 單輸出組合電路的設(shè)計(jì)
　　3.2.2 多輸出組合電路的設(shè)計(jì)
　3.3 組合邏輯電路中的競(jìng)爭(zhēng)一冒險(xiǎn)
　　3.3.1 產(chǎn)生競(jìng)爭(zhēng)一冒險(xiǎn)的原因
　　3.3.2 消去競(jìng)爭(zhēng)一冒險(xiǎn)的方法
　　3.3.3 卡諾圖在組合邏輯電路競(jìng)爭(zhēng)一冒險(xiǎn)中的應(yīng)用
　3.4 編碼器與譯碼器
　　3.4.1 編碼器
　　3.4.2 譯碼器
　3.5 數(shù)據(jù)選擇器
　　3.5.1 數(shù)據(jù)選擇器的工作原理
　　3.5.2 常用集成電路數(shù)據(jù)選擇器
　3.6 數(shù)值比較器
　　3.6.1 數(shù)值比較器的工作原理
　　3.6.2 集成數(shù)值比較器
　3.7 算術(shù)運(yùn)算電路
第4章 時(shí)序邏輯電路基礎(chǔ)
第5章 可編程邏輯器件
第6章 Verilog HDL數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)
第7章 D/A轉(zhuǎn)換器與A/D轉(zhuǎn)換器及其應(yīng)用
第8章 Verilog HDL有限狀態(tài)機(jī)及應(yīng)用
第9章 波形發(fā)生電路
附錄
參考文獻(xiàn)

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字電子與EDA技術(shù) PDF格式下載

---