微機原理與接口技術

內容概要

　　本書是為高等院校非計算機專業(yè)編寫的技術基礎課教材。作者根據(jù)微型計算機技術發(fā)展以及多年教學過程中的體會，考慮到非計算機專業(yè)學生的數(shù)字技術基礎薄弱，同時結合工科院校學生對計算機應用的偏好，以8086/8088cpu系統(tǒng)為背景，介紹了微型計算機的基本知識、cpu基本結構和工作原理、存儲器系統(tǒng)設計基礎、接口技術基礎及應用?！段C原理與接口技術》從細微處入手，詳細介紹8086cpu指令系統(tǒng)中的基本指令，詳細說明指令的執(zhí)行過程、使用方法、注意事項。在匯編語言程序設計中考慮到與高級語言（如c語言）的銜接，使用高級語言的經(jīng)典例程進行匯編語言程序設計舉例?！段C原理與接口技術》注重基礎，力求理論與實踐相結合，以學以致用為原則。
　　本書可作為普通高等院校本科生“微機原理與接口技術”課程的教材，也可作為成人高等教育的培訓教材及廣大科技工作者的自學參考書。

書籍目錄

前言
第1章 微型計算機基礎知識
　1.1 計算機的發(fā)展歷程
　1.2 微型計算機系統(tǒng)
　　1.2.1 微型計算機的工作原理
　　1.2.2 微型計算機的系統(tǒng)構成
　　1.2.3 微型計算機的主要性能指標
　1.3 計算機中的數(shù)制與編碼
　　1.3.1 數(shù)制
　　1.3.2 各種數(shù)制之間的轉換
　　1.3.3 編碼
　　1.3.4 數(shù)值型數(shù)據(jù)在計算機中的表示方法
　1.4 邏輯運算及常用邏輯部件
　　1.4.1 基本邏輯運算
　　1.4.2 基本邏輯門及常用邏輯部件
　　練習題
第2章 /8086微處理器
　2.1 /8086微處理器的內部結構
　　2.1.1 cpu的功能結構
　　2.1.2 cpu的存儲器組織
　　2.1.3 cpu的寄存器結構
　2.2 cpu的引腳及其功能
　2.3 cpu的工作時序及總線形成
　　2.3.1 cpu的工作時序
　　2.3.2 cpu在兩種模式下的系統(tǒng)總線形成
　　練習題
第3章 /8086的指令系統(tǒng)
　3.1 概述
　　3.1.1 機器語言與匯編語言
　　3.1.2 指令的基本構成
　3.2 cpu尋址方式
　3.3 指令系統(tǒng)
　　3.3.1 數(shù)據(jù)傳送指令
　　3.3.2 算術運算指令
　　3.3.3 邏輯運算與移位指令
　　3.3.4 串操作指令
　　3.3.5 程序控制指令
　　3.3.6 處理器控制指令
　　練習題
第4章 匯編語言及其程序設計
　4.1 匯編語言源程序
　　4.1.1 匯編語言源程序結構
　　4.1.2 匯編語言源程序的處理過程
　　4.1.3 匯編語言中的操作數(shù)
　4.2 偽指令
　　4.2.1 段定義偽指令
　　4.2.2 數(shù)據(jù)定義偽指令
　　4.2.3 符號定義偽指令
　　4.2.4 過程定義偽指令
　　4.2.5 程序結束偽指令
　　4.2.6 其他較常見偽指令簡介
　4.3 dos系統(tǒng)功能調用
　4.4 匯編語言程序設計基礎
　　4.4.1 匯編語言程序設計步驟
　　4.4.2 順序程序設計
　　4.4.3 分支程序設計
　　4.4.4 循環(huán)程序設計
　　4.4.5 過程設計
　　4.4.6 匯編語言程序的開發(fā)過程
　　4.4.7 匯編語言與c語言的連接
　　練習題
第5章 存儲器
　5.1 存儲器概述
　5.2 隨機存取存儲器（ram）
　　5.2.1 mos型靜態(tài)隨機存取存儲器（sram）
　　5.2.2 靜態(tài)ram芯片應用
　　5.2.3 mos型動態(tài)隨機存取存儲器（dram）
　　5.2.4 存儲器擴展
　5.3 只讀存儲器（rom）
　5.4 高速緩沖存儲器
　5.5 多級存儲體系
　　練習題
第6章 輸入/輸出與中斷技術
　6.1 i/o接口概述
　6.2 i/o端口及其編址方式
　6.3 cpu與外部設備之間的數(shù)據(jù)傳送方式
　　6.3.1 無條件傳送方式
　　6.3.2 程序查詢傳送方式
　　6.3.3 中斷傳送方式
　　6.3.4 dma方式
　6.4 簡單接口電路的應用
　　6.4.1 簡單的輸入接口電路
　　6.4.2 簡單的輸出接口電路
　6.5 中斷技術
　6.6 中斷處理的基本過程
　　6.6.1 中斷請求
　　6.6.2 中斷判優(yōu)
　　6.6.3 中斷響應
　　6.6.4 中斷服務
　　6.6.5 中斷返回
　6.7 /8088中斷系統(tǒng)
　6.8 可編程中斷控制器8259a
　　6.8.1 內部結構
　　6.8.2 中斷處理過程
　　6.8.3 工作方式
　　6.8.4 控制字和初始化編程
　　6.8.5 a的級聯(lián)
　　6.8.6 a應用舉例
　　練習題
第7章 可編程接口芯片
　7.1 可編程定時/計數(shù)器8253
　　7.1.1 的功能結構
　　7.1.2 的工作方式
　　7.1.3 的應用
　7.2 可編程并行i/o接口芯片8255a
　　7.2.1 的功能結構
　　7.2.2 的工作方式
　　7.2.3 的控制字
　　7.2.4 的應用舉例
　7.3 串行通信的基本概念
　7.4 可編程串行接口芯片8251
　　練習題
第8章 數(shù)/模轉換及模/數(shù)轉換技術
　8.1 數(shù)/模（d/a）轉換器
　　8.1.1 d/a轉換的原理
　　8.1.2 d/a轉換的性能參數(shù)
　　8.1.3 典型d/a轉換芯片dac0832 及其接口電路
　　8.1.4 實例
　8.2 模/數(shù)（a/d）轉換器
　　8.2.1 a/d轉換的原理
　　8.2.2 a/d轉換器的性能參數(shù)
　　8.2.3 典型a/d轉換芯片
　　8.2.4 實例
　　練習題
第9章 總線技術
　9.1 總線規(guī)范
　9.2 總線的分類及其優(yōu)點
　9.3 總線的性能指標和數(shù)據(jù)傳輸及仲裁
　9.4 典型總線
　　練習題
附錄a /8088指令表
附錄b dos功能調用
附錄c ibm pc/xt機中斷矢量號配置
參考文獻

章節(jié)摘錄

版權頁：插圖：高速緩沖存儲器的工作原理是基于程序和數(shù)據(jù)訪問的局部性。通過對大量程序運行情況的分析表明，程序在運行期間，在一個較短的時間間隔內，CPU對內存的訪問往往集中在存儲器的一個很小的范圍內。這是因為程序指令在內存中是連續(xù)存放的，再加上程序結構中多采用循環(huán)程序、子程序，使得CPU對內存的訪問具有時間上集中分布的傾向。程序執(zhí)行時使用的數(shù)據(jù)，也具有局部特性。由此，把一段時間內一定范圍里的信息成批地從主存讀到一個存取速度高的小容量存儲器Cache中，使CPU到Cache中讀取后繼的指令和數(shù)據(jù)，減少CPU訪問主存的次數(shù)，從整體上提高CPU訪問內存的速度。Cache和主存儲器構成主存儲系統(tǒng)。CPU在讀取指令和數(shù)據(jù)時，總是先在Cache中尋找，若找到則讀入，這稱為命中；若找不到再到主存中尋找，這稱為未命中。CPU在讀取未命中的指令和數(shù)據(jù)時，把與其相關聯(lián)的指令和數(shù)據(jù)一并讀入Cache中，保證下次命中；同時將現(xiàn)在在Cache中的指令和數(shù)據(jù)調出Cache，存入主存中。所以Cache中的信息總是在不斷更新。CPU讀取程序和數(shù)據(jù)時的命中率與Cache的容量大小有關，Cache容量越大，命中率越高，而且Cache和主存之間的信息交換次數(shù)也會減少。但Cache的容量也不可太大，太大會影響微機的價格，而且Cache的命中率也不是與容量成正比。當Cache的容量大到一定程度，命中率就不再隨著容量的增加而明顯的增長，所以Cache的容量與主存容量應保持一定比例，使CPU保持較高的命中率，同時微機的成本沒有大幅增加。一般情況下，32M的內存容量設置256K的Cache，就可以使命中率在90%以上。Cache的存在加快了CPU訪問存儲器的速度，但是增加了硬件的復雜度，而且Cache與內存之間的數(shù)據(jù)交換也增加了系統(tǒng)開銷。所以Cache對系統(tǒng)整體性能的提高大約在10%～20%之間。在Pentium微處理器系統(tǒng)中，采取了多級Cache的結構。一級Cache集成在CPU芯片內，分為兩部分，指令Cache和數(shù)據(jù)Cache，容量基本在4KB到64KB之間，二級Cache在CPU芯片之外，容量分為128KB、256KB、512KB、1MB、2MB等。二級Cache對計算機整體性能影響更大。

編輯推薦

《微機原理與接口技術》是普通高等教育“十二五”規(guī)劃教材?計算機系列,中國科學院教材建設委員會“十二五”規(guī)劃教材。

圖書封面

評論、評分、閱讀與下載

---

    微機原理與接口技術 PDF格式下載

---