低功耗CMOS電路設(shè)計(jì)

內(nèi)容概要

《低功耗CMOS電路設(shè)計(jì)》著重?cái)⑹龅凸碾娐吩O(shè)計(jì)，第一部分概述低功耗電子技術(shù)和深亞微米下體硅sOI技術(shù)的進(jìn)展、CMOS納米技術(shù)中的漏電流及光互連技術(shù)等；第二部分闡述深亞微米設(shè)計(jì)模型、低功耗標(biāo)準(zhǔn)單元、低功耗超高速動(dòng)態(tài)邏輯與運(yùn)算電路，以及在結(jié)構(gòu)、電路、器件的各個(gè)層面上的低功耗設(shè)計(jì)技術(shù)；第三部分主要針對(duì)CAD設(shè)計(jì)工具及低功耗設(shè)計(jì)流程進(jìn)行闡述。本書(shū)的內(nèi)容來(lái)自低功耗集成電路設(shè)計(jì)領(lǐng)域三十多位國(guó)際知名學(xué)者和專家的具體實(shí)踐，包括學(xué)術(shù)界與工業(yè)界多年來(lái)的研究設(shè)計(jì)成果與經(jīng)驗(yàn)，所介紹的技術(shù)可以直接應(yīng)用于產(chǎn)品設(shè)計(jì)。
《低功耗CMOS電路設(shè)計(jì)》可以作為微電子、電子科學(xué)與技術(shù)、集成電路等領(lǐng)域的研發(fā)、設(shè)計(jì)人員及工科院校相關(guān)專業(yè)師生的實(shí)用參考資料。本書(shū)由(瑞士)christian
Piguet主編。

作者簡(jiǎn)介

Christian
Piguet，瑞士Nyon人，分別在1974年和1981年獲得洛桑聯(lián)邦瑞士大學(xué)(EPFL)的電子工程碩士與博士學(xué)位。
Piguet博士于1974年加入了瑞士納沙泰爾Centre Electronique Horloger
S.A.實(shí)驗(yàn)室。主要研究鐘表業(yè)的CMOS數(shù)字集成電路和嵌入式低功耗微處理器，以及基于門(mén)陣列方法的CAD工具。他目前是納沙泰爾CSEM
Centre Suisse d'Electronique et de Microtechnique
S.A.實(shí)驗(yàn)室超低功耗部門(mén)的負(fù)責(zé)人，并參與低功耗和高速CMOS集成電路的設(shè)計(jì)與管理。他的主要興趣包括低功耗微處理器與DSP、低功耗標(biāo)準(zhǔn)單元庫(kù)、門(mén)控時(shí)鐘和低功耗技術(shù)及異步設(shè)計(jì)。

書(shū)籍目錄

第1部分 概述
第1章 低功耗電子技術(shù)的發(fā)展歷史
 1.1 引言
 1.2 早期的計(jì)算機(jī)
 1.3 晶體管和集成電路
 1.4 低功耗消費(fèi)類電子產(chǎn)品
 1.5 功耗的快速增加
 1.6 結(jié)論
 參考文獻(xiàn)
第2章 深亞微米下體硅技術(shù)與SOI技術(shù)的進(jìn)展
 2.1 引言
 2.2 ITRS概述
 2.3 晶體管的飽和電流和亞閾值電流
 2.4 柵和其他隧道電流
 2.5 晶體管電氣參數(shù)的統(tǒng)計(jì)離差
 2.6 柵氧化層物理厚度和電氣厚度
 2.7 晶體管的新結(jié)構(gòu)
 2.8 結(jié)論
 參考文獻(xiàn)
第3章 CMOS納米技術(shù)中的漏電流
 3.1 引言
 3.2 MOSFET器件的ILEAK構(gòu)成
 3.3 尺寸縮放
 3.4 電路級(jí)
 3.5 結(jié)論
 參考文獻(xiàn)
第4章 微電子學(xué)、納電子學(xué)及電子學(xué)的未來(lái)
 4.1 引 言
 4.2 作為納電子器件的硅MOSFET
 4.3 硅MOSFET的最終極限
 4.4 硅MOSFET的應(yīng)用極限
 4.5 硅MOSFET以外的晶體管
 4.6 FET以外的晶體管
 4.7 從微電子學(xué)到納電子學(xué)
 4.8 結(jié)論
 4.9 致謝
 參考文獻(xiàn)
第5章 片上光互連的高級(jí)研究
 5.1 互連問(wèn)題
 5.2 自頂向下的互連設(shè)計(jì)
 5.3 信號(hào)通路中的無(wú)源光子器件
 5.4 用于信號(hào)轉(zhuǎn)換的有源器件
 5.5 轉(zhuǎn)換電路
 5.6 鍵合問(wèn)題
 5.7 互連性能(光學(xué)系統(tǒng)與電學(xué)系統(tǒng)的比較)
 5.8 研究方向
 5.9 致 謝
 參考文獻(xiàn)
第2部分 低功耗電路
第6章 深亞微米工藝設(shè)計(jì)模型
 6.1 引 言
 6.2 電流模型
 6.3 描述性能所使用單位的定義
 6.4 在標(biāo)準(zhǔn)單元庫(kù)中的應(yīng)用
 6.5 在低功耗設(shè)計(jì)中的應(yīng)用
 6.6 結(jié) 論
 參考文獻(xiàn)
第7章 邏輯電路和標(biāo)準(zhǔn)單元
 7.1 引言
 7.2 邏輯族
 7.3 低功耗和標(biāo)準(zhǔn)單元庫(kù)
 7.4 對(duì)于特定應(yīng)用的邏輯類型
 7.5 結(jié)論
 參考文獻(xiàn)
第8章 低功耗超高速動(dòng)態(tài)邏輯電路
 8.1 引 言
 8.2 單相時(shí)鐘鎖存器和觸發(fā)器
 8.3 高通量CMOS電路技術(shù)
 8.4 快速有效的CMOS功能電路
 8.5 動(dòng)態(tài)邏輯的前景
 8.6 結(jié) 論
 參考文獻(xiàn)
第9章 低功耗算法運(yùn)算器
 9.1 引 言
 9.2 加 法
 9.3 乘 法
 9.4 其他運(yùn)算器、數(shù)字系統(tǒng)和限制
 參考文獻(xiàn)
第10章 降低動(dòng)態(tài)功耗的電路設(shè)計(jì)方法
 10.1 引 言
 10.2 動(dòng)態(tài)功耗的形成
 10.3 電路結(jié)構(gòu)的平行化
 10.4 改變固定電壓降低功耗技術(shù)
 10.5 不改變電路主體設(shè)計(jì)技術(shù)方法來(lái)降低電路的功耗
 10.6 改變電路主體結(jié)構(gòu)的設(shè)計(jì)技術(shù)
 10.7 結(jié) 論
 參考文獻(xiàn)
第11章 低功耗設(shè)計(jì)中的硬件描述語(yǔ)言
 11.1 引 言
 11.2 基礎(chǔ)知識(shí)
 11.3 減少毛刺
 11.4 時(shí)鐘門(mén)控技術(shù)
 11.5 有限狀態(tài)機(jī)
 11.6 數(shù)據(jù)通路
 11.7 總線編碼
 11.8 結(jié) 論
 11.9 致 謝
 參考文獻(xiàn)
第12章 工作時(shí)鐘頻率在數(shù)GHZ下的系統(tǒng)設(shè)計(jì)
 12.1 引言
 12.2 連續(xù)系統(tǒng)中的時(shí)鐘設(shè)計(jì)注意事項(xiàng)
 12.3 異步系統(tǒng)
 12.4 全局異步一局部同步系統(tǒng)
 12.5 結(jié) 論
 參考文獻(xiàn)
第13章 減小漏電流的電路設(shè)計(jì)方法
 13.1 引言
 13.2 漏電流的組成
 13.3 邏輯電路設(shè)計(jì)中減小漏電流的技術(shù)
 13.4 時(shí)序設(shè)計(jì)技術(shù)
 13.5 運(yùn)行狀態(tài)下閑置漏電流減小技術(shù)
 13.6 運(yùn)行狀態(tài)時(shí)漏電流減小技術(shù)
 13.7 減小高速緩存中的漏電流技術(shù)
 參考文獻(xiàn)
第14章 SoC的低功耗和低電壓通信
 14.1 引 言
 14.2 互連線的基礎(chǔ)理論
 14.3 與互連線相關(guān)的功耗
 14.4 減小互連線功耗的辦法
 14.5 光互連線的分析
 14.6 結(jié)論
 參考文獻(xiàn)
第15章 絕熱與時(shí)鐘供電電路
 15.1 引言
 15.2 絕熱充電技術(shù)的原理
 15.3 實(shí)現(xiàn)問(wèn)題
 15.4 結(jié)論
 參考文獻(xiàn)
第16章 用于基本低功耗邏輯的弱反型
 16.1 引言
 16.2 MOS弱反型區(qū)模型和假設(shè)
 16.3 靜態(tài)MOS反相器
 16.4 CMOS反相器的動(dòng)態(tài)特性
 16.5 標(biāo)準(zhǔn)傳輸下反相器的特性
 16.6 進(jìn)入中等反型區(qū)與強(qiáng)反型區(qū)的效應(yīng)
 16.7 邏輯門(mén)和數(shù)值實(shí)例擴(kuò)展
 16.8 實(shí)際考慮和條件限制
 16.9 結(jié)論
 參考文獻(xiàn)
第17章 低電壓下數(shù)字電路的魯棒性
 17.1 引言
 17.2 信號(hào)完整性
 17.3 可靠性
 17.4 結(jié)論
 17.5 致謝
 參考文獻(xiàn)
第3部分 低功耗設(shè)計(jì)的CAD工具
第18章 高級(jí)功耗估計(jì)與分析
 18.1 引言
 18.2 低功耗應(yīng)用的通用設(shè)計(jì)流程
 18.3 系統(tǒng)級(jí)功耗分析
 18.4 算法級(jí)功耗估計(jì)與分析
 18.5 ORINOCO：一種算法級(jí)功耗估計(jì)工具
 18.6 結(jié)論
 參考文獻(xiàn)
第19章 高級(jí)功耗估計(jì)的功耗宏模型
 19.1 引言
 19.2 RTL功耗建模
 19.3 RTL功耗宏建模和估計(jì)
 19.4 現(xiàn)實(shí)設(shè)置的RTL功耗估計(jì)
 19.5 結(jié)論
 19.6 致謝
 參考文獻(xiàn)
第20章 Synopsys低功耗設(shè)計(jì)流程
 20.1 引 言
 20.2 時(shí)鐘門(mén)控
 20.3 寄存器級(jí)的自動(dòng)時(shí)鐘門(mén)控
 20.4 操作數(shù)隔離
 20.5 邏輯優(yōu)化
 20.6 泄漏控制一一閾值管理
 20.7 電壓縮放
 20.8 建?；A(chǔ)
 20.9 分析流程
 20.10 結(jié)論
 參考文獻(xiàn)
第21章 Magma低功耗流程
 21.1 引言
 21.2 功耗
 21.3 功耗分析
 21.4 功耗優(yōu)化
 21.5 供電軌分析
 21.6 電源網(wǎng)絡(luò)綜合
 21.7 結(jié)論
第22章 功耗敏感設(shè)計(jì)的時(shí)序設(shè)計(jì)流程
 22.1 引言
 22.2 設(shè)計(jì)流程概述
 22.3 用于功耗敏感設(shè)計(jì)的時(shí)序工具
 22.4 設(shè)計(jì)實(shí)例
 22.5 結(jié)論
 參考文獻(xiàn)

編輯推薦

《低功耗CMOS電路設(shè)計(jì)》著重?cái)⑹龅凸碾娐吩O(shè)計(jì)，包括工藝與器件、邏輯電路以及CAD設(shè)計(jì)工具三個(gè)方面的內(nèi)容。在工藝器件方面，描述了低功耗電子學(xué)的歷史、深亞微米體硅SOI技術(shù)的進(jìn)展、CMOS納米工藝中的漏電、納米電子學(xué)與未來(lái)發(fā)展趨勢(shì)、以及光互連技術(shù)；在低功耗電路方面，描述了深亞微米設(shè)計(jì)建模、低功耗標(biāo)準(zhǔn)單元、高速低功耗動(dòng)態(tài)邏輯與運(yùn)算電路、以及在結(jié)構(gòu)、電路、器件的各個(gè)層面上的低功耗設(shè)計(jì)技術(shù)，包括時(shí)鐘、互連、弱反型超低功耗設(shè)計(jì)和絕熱電路；在低功耗CAD設(shè)計(jì)工具方面，描述了功耗模型與高層次功耗估計(jì)，國(guó)際上主要CAD公司的功耗設(shè)計(jì)工具以及低功耗設(shè)計(jì)流程。本書(shū)由(瑞士)christian Piguet主編。

圖書(shū)封面

圖書(shū)標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    低功耗CMOS電路設(shè)計(jì) PDF格式下載

---