EDA技術(shù)及其應(yīng)用

內(nèi)容概要

　　本書采用教、學(xué)、做相結(jié)合的教學(xué)模式，以提高實(shí)際工程應(yīng)用能力為目的，通過實(shí)例引人，深入淺出地介紹EDA技術(shù)、Verilog硬件描述語言、FPGA開發(fā)應(yīng)用及相關(guān)知識(shí)，并給出了豐富的EDA設(shè)計(jì)實(shí)例，使讀者通過學(xué)習(xí)本書并完成推薦的實(shí)訓(xùn)，能初步了解和掌握EDA的基本內(nèi)容及實(shí)用技術(shù)。
由潘松等編著的《EDA技術(shù)及其應(yīng)用》內(nèi)容分四部分，第一部分簡(jiǎn)要介紹了EDA技術(shù)背景知識(shí)、常用的EDA基本工具使用方法和目標(biāo)器件的結(jié)構(gòu)原理；第二部分通過實(shí)例，以向?qū)У男问浇榻B了三種不同的設(shè)計(jì)輸入方法；第三部分對(duì)verilog
HDL的設(shè)計(jì)作了介紹；第四部分詳細(xì)講述了基于EDA技術(shù)的典型的設(shè)計(jì)項(xiàng)目。各章都給出了教學(xué)目標(biāo)，并安排了相應(yīng)的習(xí)題和有較強(qiáng)針對(duì)性的實(shí)訓(xùn)項(xiàng)目。為了方便本課程的授課和實(shí)訓(xùn)指導(dǎo)，本書配有與各章節(jié)內(nèi)容完全對(duì)應(yīng)的教學(xué)課件，下載網(wǎng)站www．a(chǎn)book.cn。
本書實(shí)用性強(qiáng)，可作為高職高專院校電子工程、通信、工業(yè)自動(dòng)化、計(jì)算機(jī)應(yīng)用技術(shù)、儀器儀表等專業(yè)的教材，也可作為相關(guān)專業(yè)技術(shù)人員的自學(xué)參考書。

書籍目錄

第1章　概述
　教學(xué)目標(biāo)
　1.1　EDA技術(shù)
　1.2　EDA技術(shù)應(yīng)用對(duì)象
　1.3　硬件描述語言Verilog　HDL
　1.4　EDA技術(shù)的優(yōu)勢(shì)
　1.5　面向FPGA的EDA開發(fā)流程
　　1.5.1　設(shè)計(jì)輸入
　　1.5　2　綜合
　　1.5　3　適配(布線布局)
　　l.5.4　仿真
　1.6　可編程邏輯器件
　　1.6.1　PLD的分類
　　1.6.2　PROM可編程原理
　　1.6.3　GAL　
　1.7　CPLD的結(jié)構(gòu)與可編程原理
　1.8　FPGA的結(jié)構(gòu)與工作原理
　　1.8.1　查找表邏輯結(jié)構(gòu)
　　l.8.2　CycloneⅢ系列器件的結(jié)構(gòu)與原理
　1.9　硬件測(cè)試技術(shù)
　　1.9.1　內(nèi)部邏輯測(cè)試
　　1.9　2　JTAG邊界掃描測(cè)試
　1.10　FPGA／cPLD產(chǎn)品概述
　　1.10.1　Lattlce公司的PLD器件
　　1.10.2　Xilinx公司的PLD器件
　　1.10.3　Altera公司的PLD器件
　1.11　編程與配置
　1.12　QuartusⅡ
　1.13　IP核
　1.14　EDA的發(fā)展趨勢(shì)
　習(xí)題
第2章　原理圖輸入法邏輯電路設(shè)計(jì)技術(shù)
　教學(xué)目標(biāo)
　2.1　原理圖輸入設(shè)計(jì)方法的特點(diǎn)
　2.2　數(shù)字頻率計(jì)設(shè)計(jì)任務(wù)導(dǎo)入
　2.3　原理圖輸入方式基本設(shè)計(jì)流程
　　2.3.1　建立工作庫(kù)文件夾和存盤原理圖空文件
　　2.3.2　創(chuàng)建工程
　　2.3.3　功能簡(jiǎn)要分析
　　2.3.4　編譯前設(shè)置
　　2.3.5　全程編譯
　　2.3.6　時(shí)序仿真測(cè)試電路功能
　2.4　引腳設(shè)置和編程下載
　　2.4.1　引腳鎖定
　　2.4.2　配置文件下載
　　2.4.3　AS模式直接編程配置器件
　　2.4.4　JTAG間接模式編程配置器件
　　2.4.5　USB-Blaster編程配置器安裝方法
　2.5　層次化設(shè)計(jì)
　2.6　6位十進(jìn)制頻率計(jì)設(shè)計(jì)
　　2.6.1　時(shí)序控制器設(shè)計(jì)
　　2.6.2　頂層電路設(shè)計(jì)與測(cè)試
　習(xí)題
　實(shí)訓(xùn)項(xiàng)目
　　2-1　用原理圖輸入法設(shè)計(jì)8位全加器
　　2-2　用原理圖輸入法設(shè)計(jì)頻率計(jì)
　　2-3　計(jì)時(shí)系統(tǒng)設(shè)計(jì)
第3章　應(yīng)用Verilog　HDL設(shè)計(jì)數(shù)字系統(tǒng)
　教學(xué)目標(biāo)
　3.1　組合電路的Verilog描述和設(shè)計(jì)
　　3.1.1　2選1多路選擇器設(shè)計(jì)任務(wù)導(dǎo)入
　　3.1.2　2選1多路選擇器的verilog描述和設(shè)計(jì)
……
第4章　Verilog　HDL設(shè)計(jì)技術(shù)深入
第5章　宏功能模塊使用方法
第6章　實(shí)用狀態(tài)機(jī)設(shè)計(jì)技術(shù)
附錄　EDA開發(fā)系統(tǒng)使用簡(jiǎn)介
主要參考文獻(xiàn)

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    EDA技術(shù)及其應(yīng)用 PDF格式下載

---