數(shù)字集成電路容錯(cuò)設(shè)計(jì)

內(nèi)容概要

　　《數(shù)字集成電路容錯(cuò)設(shè)計(jì)--容缺陷故障、容參數(shù)偏差、容軟錯(cuò)誤》主要內(nèi)容涉及數(shù)字集成電路容錯(cuò)設(shè)計(jì)的三個(gè)主要方面：容缺陷(和故障)、容參數(shù)偏差以及容軟錯(cuò)誤；包括3s技術(shù)(自測(cè)試、自診斷、自修復(fù))的基本原理。從嵌入式存儲(chǔ)、多核處理器和片上網(wǎng)絡(luò)三個(gè)方面論述了缺陷(故障)容忍方法；從參數(shù)偏差容忍的角度，論述了抗老化設(shè)計(jì)和參數(shù)偏差容忍設(shè)計(jì)方法；從處理器和片上網(wǎng)絡(luò)兩個(gè)層次論述了軟錯(cuò)誤容忍方法；并以國(guó)產(chǎn)具有自?復(fù)功能的單核及多核處理器為例介紹了相關(guān)成果的應(yīng)用?！稊?shù)字集成電路容錯(cuò)設(shè)計(jì)--容缺陷故障、容參數(shù)偏差、容軟錯(cuò)誤》的特點(diǎn)是兼具先進(jìn)性和實(shí)用性，系統(tǒng)性強(qiáng)，體系新穎。
　　《數(shù)字集成電路容錯(cuò)設(shè)計(jì)--容缺陷故障、容參數(shù)偏差、容軟錯(cuò)誤》適合于從事集成電路(與系統(tǒng))容錯(cuò)設(shè)計(jì)方向?qū)W術(shù)研究，以及集成電路kda工具開發(fā)和應(yīng)用的科技人員參考；也可用作集成電路與半導(dǎo)體專業(yè)的高等院校教師、研究生和高年級(jí)本科生的教學(xué)參考書。

書籍目錄

foreword
前言
第1章 緒論
1.1 數(shù)字集成系統(tǒng)容錯(cuò)設(shè)計(jì)簡(jiǎn)介
1.1.1 數(shù)字集成電路設(shè)計(jì)的可靠性挑戰(zhàn)
1.1.2 數(shù)字集成電路的3s和3t可靠性設(shè)計(jì)框架
1.2 數(shù)字集成系統(tǒng)容錯(cuò)設(shè)計(jì)的關(guān)鍵問(wèn)題
1.2.1 缺陷容忍
1.2.2 偏差容忍
1.2.3軟錯(cuò)誤容忍
1.3 章節(jié)組織結(jié)構(gòu)
參考文獻(xiàn)
第2章 嵌入式存儲(chǔ)器的容缺陷設(shè)計(jì)
2.1 嵌入式存儲(chǔ)器的容缺陷設(shè)計(jì)
2.1.1 缺陷與故障模型
2.1.2 嵌入式存儲(chǔ)器的自測(cè)試方法
2.1.3 嵌入式存儲(chǔ)器的自診斷方法
2.1.4 嵌入式存儲(chǔ)器的自修復(fù)方法
2.2 利用內(nèi)容可尋址技術(shù)的嵌入式存儲(chǔ)器容缺陷設(shè)訓(xùn)
2.2.1 相關(guān)研究工作
2.2.2冗余資源結(jié)構(gòu)
2.2.3 自測(cè)試自診斷和自修復(fù)方法
2.2.4 實(shí)驗(yàn)結(jié)果及其分析
2.3 小結(jié)
參考文獻(xiàn)
第3章 多核處理器的容缺陷設(shè)計(jì)
3.1 多核處理器的核級(jí)冗余
3.1.1 核級(jí)冗余與微體系結(jié)構(gòu)級(jí)冗余
3.1.2 核級(jí)冗余的降級(jí)模式與冗余模式
3.1.3 冗余模式對(duì)多核處理器系統(tǒng)的影響
3.2 冗余模式下多核處理器的拓?fù)渲貥?gòu)
3.2.1 拓?fù)渲貥?gòu)的量化評(píng)估方法
3.2.2 二維mesh結(jié)構(gòu)的重構(gòu)問(wèn)題
3.2.3 問(wèn)題復(fù)雜度分析
3.3 多核處理器的拓?fù)渲貥?gòu)優(yōu)化算法
3.3.1 最直接的?法——模擬退火
3.3.2 一種貪心算法——行波列借算法
3.3.3 行波列借制導(dǎo)的模擬退火算法
3.3.4算法性能分析
3.4 多核處理器的測(cè)試與故障診斷
3.5 小結(jié)
參考文獻(xiàn)
第4章 片上網(wǎng)絡(luò)路由器容錯(cuò)設(shè)計(jì)
4.1 片上網(wǎng)絡(luò)路由器容錯(cuò)設(shè)計(jì)概述
4.1.1 片上路由器容錯(cuò)設(shè)計(jì)的關(guān)鍵問(wèn)題
4.1.2 典型容錯(cuò)路由器結(jié)構(gòu)
4.2 切片路由器
4.2.1 數(shù)據(jù)通路的切片復(fù)用
4.2.2 切片復(fù)用微體系結(jié)構(gòu)
4.2.3 切片路由器的工作模式
4.2.4 路由器間的故障關(guān)聯(lián)
4.2.5 切片路由器擴(kuò)?
4.3 切片路由器的性能開銷分析
4.3.1 可靠性參數(shù)設(shè)計(jì)與分析
4.3.2 總體評(píng)估
4.4 片上網(wǎng)絡(luò)路由器的故障檢測(cè)和診斷方法
4.5 小結(jié)
參考文獻(xiàn)
第5章 片上網(wǎng)絡(luò)容錯(cuò)路由
5.1 容錯(cuò)路由算法分類
5.2 死鎖避免方法
5.2.1 dally和seitz理論
5.2.2 duato理論
5.2.3 轉(zhuǎn)向模型
5.3 故障模型
5.3.1 凸區(qū)域模型
5.3.2 正交凸區(qū)域模型
5.4典型算法分析
5.4.1 boppana和chalasani算法
5.4.2 低成本可重構(gòu)路由算法
5.5 小結(jié)
參考文獻(xiàn)
第6章 數(shù)字電路的復(fù)合故障診斷方法
6.1 復(fù)合故障診斷方法
6.1.1 掃描設(shè)計(jì)與故障模型
6.1.2 復(fù)合故障診斷方法
6.2 基于可診斷性螺旋掃描設(shè)計(jì)的故障診斷方法
6.2.1 可診斷性設(shè)計(jì)方法
6.2.2 基于螺旋掃描設(shè)計(jì)的故障診斷
6.2.3 實(shí)驗(yàn)結(jié)果及其分析
6.3 基于確定性診斷向量生成的復(fù)合故障診斷方法
6.3.1 面向復(fù)合故障的掃描鏈故障診斷方法
6.3.2 面向復(fù)合故障的組合邏輯故障診斷方法
6.4 小結(jié)
參考文獻(xiàn)
第7章 處理芯片的抗老化設(shè)計(jì)
7.1 老化機(jī)理與?命期可靠性建模
7.1.1 兩類老化機(jī)理簡(jiǎn)述
7.1.2 生命期可靠性建?！霸∨枨€”
7.2 老化的在線感知
7.2.1 老化感知原理
7.2.2 電路實(shí)現(xiàn)
7.3 老化容忍的微結(jié)構(gòu)設(shè)計(jì)
7.3.1 基于冗余重構(gòu)設(shè)計(jì)
7.3.2 基于電路狀態(tài)控制的設(shè)計(jì)
7.3.3 基于時(shí)序動(dòng)態(tài)優(yōu)化設(shè)計(jì)
7.4老化的預(yù)測(cè)
7.4.1 老化預(yù)測(cè)框架
7.4.2 識(shí)別關(guān)鍵路徑和關(guān)鍵門
7.4.3 最大電路老化預(yù)測(cè)模型
7.4.4 實(shí)驗(yàn)結(jié)果及其分析
7.5 小結(jié)
參考文獻(xiàn)
第8章 多核處理器容參數(shù)偏差設(shè)計(jì)
8.1 參數(shù)偏差的分類
8.1.1 工藝偏差
8.1.2 電壓波動(dòng)
8.1.3 溫度波動(dòng)
8.2 針對(duì)不同類型參數(shù)偏差的優(yōu)化技術(shù)
8.2.1 工藝偏差的優(yōu)化
8.2.2 電壓波動(dòng)的優(yōu)化
8.2.3 溫度波動(dòng)的優(yōu)化
8.3 參數(shù)偏差的協(xié)同優(yōu)化技術(shù)
8.3.1 pvt偏差對(duì)時(shí)序偏差的影響
8.3.2 偏差強(qiáng)度的頻域分析
8.3.3 時(shí)域的解釋
8.4 tea方法的可行性分析
8.4.1 實(shí)現(xiàn)技術(shù)難點(diǎn)
8.4.2 已具備的基礎(chǔ)條件
8.5 實(shí)施方案
8.5.1 即時(shí)推測(cè)各個(gè)偏差分量強(qiáng)度
8.5.2 非顯式依賴v分量的即時(shí)遷移?策
8.5.3 即時(shí)偏差程度預(yù)測(cè)
8.5.4 硬件開銷
8.6 方案有效性評(píng)估
8.6.1 處理器核的配置參數(shù)和工作負(fù)載
8.6.2 供電網(wǎng)絡(luò)模型
8.6.3 pvt偏差與電路時(shí)延的精確關(guān)系
8.6.4其他參數(shù)定義
8.6.5 評(píng)估指標(biāo)
8.6.6 實(shí)驗(yàn)結(jié)果及其分析
8.7 小結(jié)
參考文獻(xiàn)
第9章 處理器的容軟錯(cuò)誤設(shè)計(jì)
9.1 冗余執(zhí)行層次
9.1.1 數(shù)據(jù)級(jí)冗余執(zhí)行
9.1.2指令級(jí)冗余執(zhí)行
9.1.3線程級(jí)冗余執(zhí)行
9.1.4 進(jìn)程級(jí)冗余執(zhí)行
9.2 利用數(shù)據(jù)級(jí)冗余執(zhí)行的軟錯(cuò)誤檢測(cè)與恢復(fù)
9.2.1 數(shù)據(jù)級(jí)冗余執(zhí)行的條件
9.2.2 數(shù)據(jù)級(jí)冗余執(zhí)行的微結(jié)構(gòu)設(shè)計(jì)
9.2.3 結(jié)合指令復(fù)制的軟錯(cuò)誤檢測(cè)機(jī)制
9.2.4 基于檢查點(diǎn)的軟錯(cuò)誤恢復(fù)技術(shù)
9.2.5 實(shí)驗(yàn)結(jié)果及其分析
9.3 冗余線程的調(diào)度和分配
9.3.1 核間性能不對(duì)稱的多核處理器上的線程冗余
9.3.2 冗余線程的調(diào)度算法
9.3.3算法性能分析
9.4 小結(jié)
參考文獻(xiàn)
第10章 片上網(wǎng)絡(luò)容軟錯(cuò)誤通信方法
10.1 片上通信的差錯(cuò)控制方法
10.1.1 基于檢錯(cuò)糾錯(cuò)的請(qǐng)求重傳機(jī)制
10.1.2 無(wú)重傳的隨機(jī)通信機(jī)制
10.2 數(shù)?包分級(jí)保護(hù)方法
10.2.1數(shù)據(jù)包分析
10.2.2 分級(jí)保護(hù)策略
10.2.3性能效率分析
10.3 帶有端到端反饋的容軟錯(cuò)誤通信方法
10.3.1 一種帶反饋的隨機(jī)容錯(cuò)路由算法
10.3.2 三種容軟錯(cuò)誤通信算法比較
10.3.3 帶有端到端反饋容錯(cuò)方法總結(jié)
10.4 小結(jié)
參考文獻(xiàn)
第11章 微體系結(jié)構(gòu)級(jí)可靠性評(píng)估方法
11.1 微體系結(jié)構(gòu)級(jí)可靠性評(píng)估方法
11.1.1 背景知識(shí)
11.1.2 體系結(jié)構(gòu)脆弱因子計(jì)算
11.1.3 分析比較
11.2 體系結(jié)構(gòu)脆弱因子離線評(píng)估
11.2.1 軟錯(cuò)誤故障注?分析
11.2.2 故障注入流程
11.2.3 實(shí)驗(yàn)結(jié)果及其分析
11.3 體系結(jié)構(gòu)脆弱因子在線評(píng)估
11.3.1 整體框圖設(shè)計(jì)
11.3.2 體系結(jié)構(gòu)脆弱因子在線計(jì)算
11.3.3 體系結(jié)構(gòu)脆弱因子預(yù)測(cè)算法
11.3.4 實(shí)驗(yàn)結(jié)果及其分析
11.4 間歇故障脆弱因子評(píng)估
11.4.1 研究背景及動(dòng)機(jī)
11.4.2 間歇故障脆弱因子計(jì)算方法
11.4.3 實(shí)驗(yàn)結(jié)果及其分析
11.5 小結(jié)
參考文獻(xiàn)
第12章 處理器芯片的容錯(cuò)設(shè)計(jì)實(shí)例
12.1 自修復(fù)處理器
12.1.1 自修復(fù)處理器設(shè)計(jì)背景及意義
12.1.2 自修復(fù)處理器芯片的結(jié)構(gòu)設(shè)計(jì)
12.1.3 自修復(fù)處理器在wsn中的應(yīng)用
12.2 godson-t眾核處理器容錯(cuò)設(shè)計(jì)
12.2.1 godson-t體系結(jié)構(gòu)
12.2.2 片上網(wǎng)絡(luò)和基準(zhǔn)程序性能分析
12.3 小結(jié)
參考文獻(xiàn)
第13章 總結(jié)與展望
13.1 總結(jié)
13.2 展望
參考文獻(xiàn)
索引

圖書封面

評(píng)論、評(píng)分、閱讀與下載

---

    數(shù)字集成電路容錯(cuò)設(shè)計(jì) PDF格式下載

---