CPLD/FPGA與ASIC設(shè)計(jì)實(shí)踐教程

前言

2001年5月，科學(xué)出版社出版了作者的第一本關(guān)于CPLD／FPGA的教材《在系統(tǒng)可編程技術(shù)實(shí)踐教程》，在近五年的使用過(guò)程中，兄弟院校的老師給我們提了許多寶貴意見，我們?cè)谑褂迷摻滩牡倪^(guò)程中也積累了許多經(jīng)驗(yàn)，尤其是現(xiàn)代EDA技術(shù)的發(fā)展，新的技術(shù)和知識(shí)發(fā)展迅速。為了保持教材的先進(jìn)性，把這幾年教學(xué)中反映現(xiàn)代EDA技術(shù)的最新成果融到教材中去，2003年春季，作者將該教材的第二版申報(bào)了華中科技大學(xué)“新世紀(jì)教學(xué)改革工程”第三批立項(xiàng)教材，并獲批準(zhǔn)。原選題書稿《在系統(tǒng)可編程技術(shù)實(shí)踐教程》現(xiàn)改為《CPLD／FPGA與ASIC設(shè)計(jì)實(shí)踐教程》，主要原因基于以下兩點(diǎn)：①近幾年大規(guī)模可編程邏輯器件和設(shè)計(jì)技術(shù)發(fā)展較快，書稿中充實(shí)了許多新的內(nèi)容，改名是為了使書稿的名字盡量反映書稿內(nèi)容；②現(xiàn)在許多學(xué)校開設(shè)了大規(guī)模可編程邏輯器件的設(shè)計(jì)課程，為了盡量與學(xué)校設(shè)置的該方面的課程名字一致?，F(xiàn)代EDA技術(shù)，與原來(lái)的大規(guī)?？删幊踢壿嬈骷膽?yīng)用相比較，它的應(yīng)用范圍已遠(yuǎn)遠(yuǎn)超出了數(shù)字邏輯器件的應(yīng)用范圍。但是，目前高校工科各電類專業(yè)的電工電子類學(xué)生的數(shù)字電路的基礎(chǔ)課程是“脈沖與數(shù)字電路”或“數(shù)字電子技術(shù)基礎(chǔ)”，主要還是以此為基礎(chǔ)，學(xué)習(xí)數(shù)字電路的基本設(shè)計(jì)方法。（CPLD／FPGA與ASIC設(shè)計(jì)實(shí)踐教程》的對(duì)應(yīng)課程面向?qū)嶋H工程應(yīng)用，緊跟技術(shù)發(fā)展，要求學(xué)生掌握數(shù)字系統(tǒng)新的設(shè)計(jì)方法。所以，它是“脈沖與數(shù)字電路”的后續(xù)課，用現(xiàn)代EDA技術(shù)解決傳統(tǒng)的數(shù)字問題。該課程的后續(xù)課程是“數(shù)字信號(hào)處理”與“IC設(shè)計(jì)”等相關(guān)課程。在“數(shù)字信號(hào)處理”應(yīng)用方面，由FPGA代替DSP來(lái)實(shí)現(xiàn)算法，能夠提高系統(tǒng)的速度。該課程的開設(shè)也為IC設(shè)計(jì)打下基礎(chǔ)。中國(guó)IC設(shè)計(jì)業(yè)目前還十分弱小，但有巨大發(fā)展?jié)摿?。信息產(chǎn)業(yè)部制定的“十五”產(chǎn)業(yè)規(guī)劃中，提出IC產(chǎn)業(yè)要以芯片設(shè)計(jì)為突破口。SOC是當(dāng)前IC設(shè)計(jì)發(fā)展的主流，開發(fā)和應(yīng)用SOC也是當(dāng)前IT產(chǎn)業(yè)發(fā)展的需要。國(guó)家重點(diǎn)支持的產(chǎn)品包括：①CPU產(chǎn)品——微處理器、微控制器、DSP；②移動(dòng)芯片——基站芯片、射頻芯片、軍用電路及其支持產(chǎn)品；③數(shù)字音視頻電路——數(shù)字VCD、DVD、DTV、HDTV、數(shù)碼相機(jī)、PDA等支持產(chǎn)品；④IC卡芯片——電話卡、身份卡、金融卡等；⑤量大、面廣的適銷對(duì)路產(chǎn)品——CMOS運(yùn)放、存儲(chǔ)卡等。IT行業(yè)的核心是Ic，Ic知識(shí)產(chǎn)權(quán)的核心是設(shè)計(jì)，因此，加強(qiáng)IC設(shè)計(jì)業(yè)的技術(shù)創(chuàng)新已成為頭等重要的任務(wù)。本書由華中科技大學(xué)電子與信息工程系陳賾主編。參加編寫的還有華中科技大學(xué)電子與信息工程系朱如琪、羅杰、魯放和湖南商學(xué)院王建明等老師。本書經(jīng)華中科技大學(xué)教材編審委員會(huì)審定，作為2003年度學(xué)校立項(xiàng)出版教材，并獲學(xué)?！敖虒W(xué)改革工程”教材建設(shè)基金資助，在此表示衷心感謝！在本書出版之際，感謝華中科技大學(xué)國(guó)家電工電子教學(xué)基地老師們的支持和幫助；感謝南昌大學(xué)鄒道勝老師、武漢理工大學(xué)王洪老師及其他所有使用過(guò)作者第一版教材的老師和讀者；吳旭輝、宋珂、劉云等同學(xué)為本書的出版做了許多工作，在此表示感謝；本書還參考了許多同行專家的專著和文章，在此也表示深深的謝意！本書難免有不成熟乃至錯(cuò)誤的地方，懇請(qǐng)讀者諒解和指正！

內(nèi)容概要

本書以大規(guī)?？删幊踢壿嬈骷榛A(chǔ)，詳細(xì)介紹了PLD、CPLD/FPGA器件的原理和開發(fā)技術(shù)。第1～3章介紹EDA技術(shù)和可編程邏輯器件的原理，CPLD/FPGA器件的性能指標(biāo)與選型、編程方法和下載電路，以及常用EDA設(shè)計(jì)軟件的使用。第4～6章先詳細(xì)介紹Verilog HDL語(yǔ)言，然后按照數(shù)字電路與邏輯設(shè)計(jì)課程的順序，通過(guò)實(shí)例說(shuō)明常用數(shù)字邏輯電路的實(shí)現(xiàn)方法，并討論利用Verilog HDL設(shè)計(jì)可綜合的數(shù)字電路的方法與技巧。第7、8章是設(shè)計(jì)實(shí)驗(yàn)部分，包括經(jīng)典數(shù)字電路設(shè)計(jì)練習(xí)和綜合性設(shè)計(jì)項(xiàng)目。第9章介紹嵌入式系統(tǒng)的發(fā)展趨勢(shì)、SoPC設(shè)計(jì)技術(shù)及其應(yīng)用等。    本書可作為高等院校電子電氣類、機(jī)電類等專業(yè)數(shù)字系統(tǒng)設(shè)計(jì)課程的教材，也可作為相關(guān)領(lǐng)域工程技術(shù)人員的參考書。

書籍目錄

叢書序第二版前言第一版前言第1章  緒論  1.1  概述    1.1.1  電子器件的發(fā)展    1.1.2  電子設(shè)計(jì)技術(shù)的發(fā)展  1.2  EDA技術(shù)的發(fā)展史    1.2.1  EDA概念    1.2.2  EDA技術(shù)的發(fā)展  1.3  CPLD/FPGA的發(fā)展史    1.3.1  數(shù)字集成電路的分類    1.3.2  可編程邏輯器件的發(fā)展史  1.4  常用EDA設(shè)計(jì)工具介紹    1.4.1  電子電路設(shè)計(jì)與仿真工具    1.4.2  PCB設(shè)計(jì)軟件    1.4.3  IC設(shè)計(jì)軟件    1.4.4  CPLD/FPGA應(yīng)用設(shè)計(jì)工具  1.5  數(shù)字系統(tǒng)的設(shè)計(jì)方法    1.5.1  數(shù)字電路設(shè)計(jì)的基本方法    1.5.2  現(xiàn)代數(shù)字系統(tǒng)的設(shè)計(jì)方法    1.5.3  CPLD/FPGA應(yīng)用設(shè)計(jì)流程    1.5.4  基于QuartusⅡ的設(shè)計(jì)流程    1.5.5基于ISE的設(shè)計(jì)流程  思考與練習(xí)題第2章  可編程邏輯器件基礎(chǔ)  2.1  引言  2.2  PLD器件及其分類    2.2.1  PLD器件      2.2.2  PLD的分類  2.3  可編程邏輯器件結(jié)構(gòu)簡(jiǎn)介    2.3.1  標(biāo)準(zhǔn)門單元、電路示意和PAL等效圖    2.3.2  PLD的邏輯表示方法    2.3.3  PLD的基本結(jié)構(gòu)  2.4  CPLD/FPGA的結(jié)構(gòu)和原理    2.4.1  EPLD和CP[D的基本結(jié)構(gòu)    2.4.2  FPGA的基本結(jié)構(gòu)  2.5  CPLD/FPGA器件的編程    2.5.1  Altera公司的EPLD/CPLD器件及其配置與編程    2.5.2  Lattice公司的ISP-CPLD器件及其編程    2.5.3  Xilinx公司的CPLD/FPGA器件及其編程    2.5.4  CPLD/FPGA通用下載電路設(shè)計(jì)  2.6  邊界掃描測(cè)試技術(shù)  思考與練習(xí)題第3章  EDA工具應(yīng)用設(shè)計(jì)實(shí)踐  3.1  QuartusⅡ簡(jiǎn)介  3.2  QuartusⅡ的使用方法    3.2.1  原理圖輸入法    3.2.2  HDL輸入法  思考與練習(xí)題第4章  數(shù)字系統(tǒng)與Verilog HDL描述  4.1  Verilog HDL的一般結(jié)構(gòu)    4.1.1  電子系統(tǒng)、電路和模塊    4.1.2  Verilog HDL模塊的結(jié)構(gòu)    4.1.3  Verilog HDL模塊的描述方式  4.2  數(shù)字電路的Verilog HDL模型與設(shè)計(jì)    4.2.1  交通燈監(jiān)視電路設(shè)計(jì)    4.2.2  四位二進(jìn)制數(shù)/842lBCD碼    4.2.3  函數(shù)發(fā)生器設(shè)計(jì)    4.2.4  四選一數(shù)據(jù)選擇器    4.2.5  三進(jìn)制計(jì)數(shù)器設(shè)計(jì)    4.2.6  移位寄存器設(shè)計(jì)    4.2.7  偽隨機(jī)序列信號(hào)發(fā)生器設(shè)計(jì)  思考與練習(xí)題第5章  Verilog HDL語(yǔ)言基礎(chǔ)  5.1  為什么要用Verilog HDL    5.1.1  概述    5.1.2  Verilog HDL和VHDL比較    5.1.3  Verilog HDL語(yǔ)言的主要功能    5.1.4  傳統(tǒng)數(shù)字電路設(shè)計(jì)方法的回顧  5.2 Verilog HDL基礎(chǔ)語(yǔ)法    5.2.1  Verilog HDL的詞法    5.2.2  Verilog HDL的數(shù)據(jù)類型    5.2.3  Verilog HDL運(yùn)算符及表達(dá)式    5.2.4  系統(tǒng)任務(wù)與系統(tǒng)函數(shù)    5.2.5  VerilogHDL的仿真  5.3  Verilog HDL行為描述    5.3.1  行為描述的結(jié)構(gòu)    5.3.2  語(yǔ)句塊    5.3.3  控制語(yǔ)句    5.3.4  賦值語(yǔ)句    5.3.5  任務(wù)與函數(shù)結(jié)構(gòu)    5.3.6  時(shí)序控制    5.3.7  用戶定義的原語(yǔ)  思考與練習(xí)題第6章  Verilog HDL設(shè)計(jì)進(jìn)階  6.1  Verilog HDL編程風(fēng)格  6.2  組合邏輯電路設(shè)計(jì)    6.2.1  基本的門電路    6.2.2  數(shù)據(jù)比較器    6.2.3  數(shù)據(jù)選擇器    6.2.4  編碼器和譯碼器設(shè)計(jì)  6.3  時(shí)序邏輯電路設(shè)計(jì)    6.3.1  觸發(fā)器設(shè)計(jì)    6.3.2  數(shù)據(jù)鎖存器設(shè)計(jì)    6.3.3  數(shù)據(jù)寄存器設(shè)計(jì)    6.3.4  移位寄存器設(shè)計(jì)    6.3.5  計(jì)數(shù)器設(shè)計(jì)  6.4  狀態(tài)機(jī)設(shè)計(jì)    6.4.1  狀態(tài)機(jī)的結(jié)構(gòu)    6.4.2  利用Verilog HDL設(shè)計(jì)狀態(tài)機(jī)  6.5  設(shè)計(jì)方法與技巧    6.5.1  邏輯綜合    6.5.2  綜合工具的性能    6.5.3  綜合的一般原則    6.5.4  HDL編碼指導(dǎo)    6.5.5  如何消除毛刺    6.5.6  阻塞賦值與非阻塞賦值的區(qū)別    6.5.7  代碼對(duì)綜合的影響    6,5.8  用always塊實(shí)現(xiàn)較復(fù)雜的組合邏輯電路    6.5.9  Verilog HDL中函數(shù)的使用    6.5.10  Verilog HDL中任務(wù)的使用  思考與練習(xí)題第7章  綜合設(shè)計(jì)實(shí)例  7.1  籃球30秒可控計(jì)時(shí)器  7.2  汽車尾燈控制電路  7.3  交通控制燈邏輯電路  7.4  簡(jiǎn)易電子鐘  7.5  環(huán)行計(jì)數(shù)器與扭環(huán)行計(jì)數(shù)器  7.6  洗衣機(jī)控制電路  7.7  八位可逆計(jì)數(shù)器和三角波發(fā)生器  7.8  簡(jiǎn)易數(shù)字頻率計(jì)  思考與練習(xí)題第8章  設(shè)計(jì)實(shí)驗(yàn)項(xiàng)目  8.1  可逆四位碼變換器  8.2  可逆計(jì)數(shù)器  8.3  步進(jìn)電機(jī)脈沖分配器電路  8.4  偽隨機(jī)信號(hào)產(chǎn)生器  8.5  舞臺(tái)彩燈控制電路  8.6  數(shù)字跑表電路  8.7  電子密碼鎖  8.8  數(shù)字式競(jìng)賽搶答器  8.9  脈沖按鍵電話顯示器  8.10  出租車自動(dòng)計(jì)費(fèi)器設(shè)計(jì)  8.11  電話計(jì)費(fèi)器  8.12  多功能數(shù)字鐘設(shè)計(jì)第9章  SoPC設(shè)計(jì)  9.1  SoPC概述  9.2  SoPC設(shè)計(jì)    9.2.1  FPGA的主要應(yīng)用    9.2.2  SoPC設(shè)計(jì)技術(shù)    9.2.3  SoPC應(yīng)用設(shè)計(jì)  9.3  SoPC設(shè)計(jì)實(shí)例    9.3.1  設(shè)計(jì)項(xiàng)目    9.3.2  設(shè)計(jì)任務(wù)    9.3.3  總體設(shè)計(jì)    9.3.4  概要設(shè)計(jì)    9.3.5  詳細(xì)設(shè)計(jì)    9.3.6  下載測(cè)試    9.3.7  設(shè)計(jì)實(shí)現(xiàn)    9.3.8  部分程序源代碼附錄A  Verilog HDL關(guān)鍵字附錄B  MY-FPGA-EP1G3開發(fā)板介紹參考文獻(xiàn)

章節(jié)摘錄

插圖：

編輯推薦

《CPLD/FPGA與ASIC設(shè)計(jì)實(shí)踐教程(第2版)》內(nèi)容全面系統(tǒng)、講解循序漸進(jìn)，滿足數(shù)字電路基礎(chǔ)課程實(shí)驗(yàn)、小型數(shù)字系統(tǒng)設(shè)計(jì)、嵌入式系統(tǒng)設(shè)計(jì)等多層次的教學(xué)需求。面向?qū)嶋H工程應(yīng)用，以Verilog HDL語(yǔ)言為例詳細(xì)剖析數(shù)字系統(tǒng)的設(shè)計(jì)方法，體現(xiàn)硬件設(shè)計(jì)軟件化的設(shè)計(jì)思想。緊跟技術(shù)發(fā)展方向，新增soPc等相關(guān)內(nèi)容，力求幫助學(xué)生掌握數(shù)字系統(tǒng)設(shè)計(jì)的新方法，為后續(xù)課程打下基礎(chǔ)?！禖PLD/FPGA與ASIC設(shè)計(jì)實(shí)踐教程(第2版)》配有相關(guān)教輔資料和實(shí)驗(yàn)資料，便于教學(xué)和實(shí)驗(yàn)的開展。

圖書封面

圖書標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載

---

    CPLD/FPGA與ASIC設(shè)計(jì)實(shí)踐教程 PDF格式下載

---