SystemC電子系統(tǒng)級設計

前言

　　在過去的二十多年中，人類在單個集成電路上能夠集成的晶體管個數(shù)遵照摩爾定律每1.5 年翻一番，但是集成電路設計能力的提高卻未能趕上按照摩爾定律發(fā)展的集成電路制造商的集成能力的提高。人類的集成電路設計技術具有兩次重大進步，第一次發(fā)生在1985-1987年。1985年，Phil Moorby發(fā)明了Verilog HDL語言；1987年，VHDL語言成為國際電子和電氣工程師協(xié)會（IEEE）標準。這兩種語言使得組合邏輯能夠和時序邏輯分開單獨優(yōu)化，進而出現(xiàn)了Synopsys的Design Compiler這樣的寄存器傳輸級綜合工具，人類集成電路設計能力得到了有效提高。與此同時，出現(xiàn)了一種新類型的集成電路，稱作FPGA（Field Programmable Gate Array）。FPGA與已有集成電路不同之處在于現(xiàn)場可編程，代價是浪費昂貴的晶體管邏輯門，因而當時被認為是沒有前途的“怪胎”。如今，F(xiàn)PGA已經廣泛應用于ASIC原型驗證、高性能計算芯片等，已經發(fā)展到每年50億美元的市值。現(xiàn)階段，第二次集成電路設計技術重大進步正在發(fā)生，尚未完成。2005-2006年，SystemC和SystemVerilog先后成為IEEE標準。它們將通信和功能分開，將人類的集成電路設計時代引入以事務處理級（Transaction Level，TL）建模為核心的電子系統(tǒng)級（ESL）時代，正在為業(yè)界所接受。它們能夠提供更高的設計效率、更高的首次流片成功概率、更有效的設計流程，從而幫助解決集成電路產業(yè)面臨的爆炸性的復雜度、上市壓力（time to market pressure）、飆升的成本等問題?！　〖呻娐吩絹碓綇碗s，早已不能夠簡單地從晶體管規(guī)模的角度描述，VLSI的概念也被片上系統(tǒng)取代。片上系統(tǒng)的最初概念是將包括存儲器、信號采集和轉換電路、CPIJ核等模擬、數(shù)字和混合電路構成的一個完整的電子系統(tǒng)集成到一個芯片上。單處理器片上系統(tǒng)如$3C2410、AT9200之類的芯片早已被大家所熟悉，而越來越多的片上系統(tǒng)正在配備多個處理器，我們已經從第一代的單核片上系統(tǒng)時代進入多核片上系統(tǒng)時代。實際上，片上系統(tǒng)是一個具備特定功能、服務于特定市場的軟件和硅集成電路的混合體，比如無線局域網(wǎng)基帶芯片、便攜式多媒體芯片、DVD播放機解碼芯片等。片上系統(tǒng)產品的成功關鍵在于在正確的時間窗口為自標用戶提供令人滿意的性能和價格?！　‖F(xiàn)代片上系統(tǒng)的設計難度來源于其設計復雜性，設計復雜性催生ESL設計方法學。ESL設計方法學依賴于先進的設計和驗證語言，以及支持這些語言的工具。

內容概要

本書重點講述了IEEE P1666-2005 SystemC語法（模塊、端口、信號、進程、基本數(shù)據(jù)類型、定點數(shù)據(jù)類型、波形跟蹤、接口、端口、導出端口和通道、動態(tài)進程）、事務處理級建模庫TLM 2．0（TLM2．o核心接口、發(fā)起者和目標套接字、通用凈核和基礎協(xié)議、實用工具、分析接口和端口）、驗證庫1．0（SystemC的驗證庫，包括驗證思想、基于事務的驗證方法、隨機化、約束的隨機數(shù)的產生、加權隨機數(shù)產生）和SystemC的電子系統(tǒng)級綜合技術（算法綜合、SystemC行為綜合和SystemC體系結構綜合），并給出了SystemC的應用實例。    本書可作為電子工程技術人員學習SystemC設計、應用、開發(fā)的技術參考書，也可供高等院校電子及其相關專業(yè)的廣大師生閱讀。

書籍目錄

第1章 前言 　1.1 為什么要發(fā)展新的設計和驗證語言 　1.2 SystemC的歷史 　1.3 SystemC的本質 　1.4 SystemC的核心價值 　1.5 虛擬原型 　1.6 ESL設計流程 　1.7 事務處理級建?！狤SL的關鍵 　1.8 一個“Hello，SystemC!”建模實例 　1.9 一個二輸入與非門建模實例 　1.10 本章小結 　1.11 習題 第2章 systemC基本語法 　2.1 從一個典型的SystemC設計開始 　2.2 SystemC頭文件 　2.3 模塊 　2.4 端口和信號 　2.5 SystemC時鐘和時間模型 　2.6 基本數(shù)據(jù)類型 　2.7 定點數(shù)據(jù)類型 　2.8 進 程 　2.9 仿真與波形跟蹤 　2.10 SystemC信息和差錯報告機制 　2.11 SystemC中的一些雜散內容 　2.12 本章小結 　2.13 習 題 第3章 systemc行為建模語法 　3.1 什么是TLM 　3.2 TLM相關語法 　3.3 接口 　3.4 端口 　3.5 通道基礎 　3.6 基本通道 　3.7 分層通道 　3.8 動態(tài)創(chuàng)建進程 　3.9 系統(tǒng)建模中的分層模型 　3.10 SystemC的事務處理級建模初步 　3.11 通信細化 　3.12 本章小結 　3.13 習題 第4章 systemC事務處理級建模庫 　4.1 TLM2.0基本概念 　4.2 通用凈核類 　4.3 阻塞傳送接口 　4.4 非阻塞傳送接口 　4.5 直接存儲器接口 　4.6 調試傳送接口 　4.7 合并的傳送接口 　4.8 發(fā)起者和目標套接字 　4.9 預定義的套接字 　4.10 全局量子時間和量子看守者 　4.11 一個松散定時目標模塊建模實例 　4.12 本章小結 　4.13 習題 第5章 systemc驗證庫 　5.1 SystemC驗證庫概述 　5.2 常用術語 　5.3 基于事務的驗證 　5.4 數(shù)據(jù)內查 　5.5 約束的隨機化 　5.6 變量和事務記錄 　5.7 SCV標準的其他內容 　5.8 本章小結 　5.9 習題 第6章 systemc綜合 　6.1 基于C的高層次綜合 　6.2 SystemC行為綜合 　6.3 SystemC體系結構綜合介紹 　6.4 SystemC優(yōu)化的進程陣列 　6.5 基于SOTA的SystemC體系結構綜合 　6.6 SystemC體系結構綜合案例 　6.7 本章小結 　6.8 習題 第7章 systomc定點數(shù)據(jù)類型 　7.1 定點數(shù)據(jù)的量化模式介紹 　7.2 量化模式SC_RND 　7.3 量化模式SC_RND_ZERO 　7.4 量化模式SC_RND_MIN_INF 　7.5 量化模式SC_RND_INF 　7.6 量化模式SC_RND_CONV 　7.7 量化模式SC_TRN 　7.8 量化模式SC_TRN_ZERO 　7.9 定點數(shù)據(jù)的溢出模式 　7.10 溢出模式SC_SAT 　7.11 溢出模式SC_SAT_ZERO 　7.12 溢出模式SC_SAT_SYM 　7.13 溢出模式SC WRAP 　7.14 溢出模式SC WRAP SM 　7.15 定點數(shù)據(jù)類型支持的運算符 　7.16 定點數(shù)據(jù)類型的狀態(tài)信息 　7.17 將定點數(shù)據(jù)類型轉換為字符串 　7.18 一個定點FIR濾波器設計實例 　7.19 本章小結 　7.20 習題 第8章 systemC應用實例 　8.1 回到“Hello，SystemC” 　8.2 串口原理 　8.3 串口寄存器定義 　8.4 Wishbone總線簡介 　8.5 處理器的電子系統(tǒng)級總線功能模型 　8.6 串口的設計 　8.7 SystemC和Verilog混合仿真 　8.8 本章小結 　8.9 習題

章節(jié)摘錄

　　實際上，在成立OSCI之前，已有一些相關工作，這些工作最終直接或者間接地成為SystemC的一部分：　　①Synopsys公司就與加州大學爾灣分校（UC Irvine SystemC）合作了Scenic項目。該項目的目標是利用C++建模系統(tǒng)硬件和軟件。該項目的主要成果，包括硬件數(shù)據(jù)類型、基于時鐘周期的硬件仿真和建模庫?！　、贔rotier Design公司（現(xiàn)在已經被合并到飛利浦公司的數(shù)字信號處理部門）的定點數(shù)據(jù)類型庫。　?、跧MEC的軟硬件協(xié)同設計工作，對SystemC影響很大。　　當然，SystemC是完全免費的，這使得EDA供應商能夠充分自由地了解SystemC庫的源代碼以優(yōu)化它們的各種解釋工具?！　ystemC的最新版本是2.2 ，得到了由各家EDA供應商提供的工具的廣泛支持。而將SystemC和System Verilog組合起來，能夠最大范圍地解決可能出現(xiàn)的對事務處理級的建模問題以及滿足工程師的偏好，并提供一套從ESL至RTL驗證的完整解決方案?！　￡P于SystemC的典型使用情況，有關數(shù)據(jù)表明，SystemC用戶中的主要用于系統(tǒng)建模（68％）、體系架構開發(fā)（68％）、事務處理級建模（56％）和硬件／軟件協(xié)同仿真（56％）?！　【蚐ystemC和System Verilog這兩種語言而言，SystemC是C++在硬件支持方面的擴展，而System Verilog擴展了Verilog在面向對象和驗證平臺方面的適用擴展。而這兩種語言均支持諸如信號、事件、接口和面向對象的概念，但每一種語言又均擁有自己明確的應用重點：　　①SystemC特別適合建模體系結構，開發(fā)事務處理級（TL）模型和在驗證中描述軟件的行為。對于具有很強C++實力的團隊和有基于C／C++IP集成要求（如處理器仿真器）以及為早期軟件開發(fā)設計的虛擬原型來說，SystemC特別適合?！　、赟ystem Verilog是進行RTL設計的最佳語言，不僅在于其描述真實硬件和斷言的能力，還在于對工具支持方面的考慮。同時，System Verilog也提供了建模抽象模型和先進的驗證平臺語言特征，例如約束隨機激勵生成、功能覆蓋和斷言。對于那些沒有c／C++IP集成要求的項目來講比較合適，畢竟可以使用一種語言完成全部設計。　　當然，SystemC可以用于描述RTL結構，而System Verilog也可以用于編寫高層事務處理級模型。但是，每一種語言都用于自己的重點應用時，它們可以達到最佳的效率。這點對于復雜的項目特別適用，在這種項目中，不同的任務分屬于不同的組，通常有不同的技能要求。

圖書封面

圖書標簽Tags

無

評論、評分、閱讀與下載

---

    SystemC電子系統(tǒng)級設計 PDF格式下載

---