SystemC電子系統(tǒng)級(jí)設(shè)計(jì)

出版時(shí)間:2010-1  出版社:科學(xué)  作者:李揮//陳曦  頁(yè)數(shù):308  
Tag標(biāo)簽:無(wú)  

前言

  在過(guò)去的二十多年中,人類在單個(gè)集成電路上能夠集成的晶體管個(gè)數(shù)遵照摩爾定律每1.5 年翻一番,但是集成電路設(shè)計(jì)能力的提高卻未能趕上按照摩爾定律發(fā)展的集成電路制造商的集成能力的提高。人類的集成電路設(shè)計(jì)技術(shù)具有兩次重大進(jìn)步,第一次發(fā)生在1985-1987年。1985年,Phil Moorby發(fā)明了Verilog HDL語(yǔ)言;1987年,VHDL語(yǔ)言成為國(guó)際電子和電氣工程師協(xié)會(huì)(IEEE)標(biāo)準(zhǔn)。這兩種語(yǔ)言使得組合邏輯能夠和時(shí)序邏輯分開單獨(dú)優(yōu)化,進(jìn)而出現(xiàn)了Synopsys的Design Compiler這樣的寄存器傳輸級(jí)綜合工具,人類集成電路設(shè)計(jì)能力得到了有效提高。與此同時(shí),出現(xiàn)了一種新類型的集成電路,稱作FPGA(Field Programmable Gate Array)。FPGA與已有集成電路不同之處在于現(xiàn)場(chǎng)可編程,代價(jià)是浪費(fèi)昂貴的晶體管邏輯門,因而當(dāng)時(shí)被認(rèn)為是沒有前途的“怪胎”。如今,F(xiàn)PGA已經(jīng)廣泛應(yīng)用于ASIC原型驗(yàn)證、高性能計(jì)算芯片等,已經(jīng)發(fā)展到每年50億美元的市值?,F(xiàn)階段,第二次集成電路設(shè)計(jì)技術(shù)重大進(jìn)步正在發(fā)生,尚未完成。2005-2006年,SystemC和SystemVerilog先后成為IEEE標(biāo)準(zhǔn)。它們將通信和功能分開,將人類的集成電路設(shè)計(jì)時(shí)代引入以事務(wù)處理級(jí)(Transaction Level,TL)建模為核心的電子系統(tǒng)級(jí)(ESL)時(shí)代,正在為業(yè)界所接受。它們能夠提供更高的設(shè)計(jì)效率、更高的首次流片成功概率、更有效的設(shè)計(jì)流程,從而幫助解決集成電路產(chǎn)業(yè)面臨的爆炸性的復(fù)雜度、上市壓力(time to market pressure)、飆升的成本等問(wèn)題。  集成電路越來(lái)越復(fù)雜,早已不能夠簡(jiǎn)單地從晶體管規(guī)模的角度描述,VLSI的概念也被片上系統(tǒng)取代。片上系統(tǒng)的最初概念是將包括存儲(chǔ)器、信號(hào)采集和轉(zhuǎn)換電路、CPIJ核等模擬、數(shù)字和混合電路構(gòu)成的一個(gè)完整的電子系統(tǒng)集成到一個(gè)芯片上。單處理器片上系統(tǒng)如$3C2410、AT9200之類的芯片早已被大家所熟悉,而越來(lái)越多的片上系統(tǒng)正在配備多個(gè)處理器,我們已經(jīng)從第一代的單核片上系統(tǒng)時(shí)代進(jìn)入多核片上系統(tǒng)時(shí)代。實(shí)際上,片上系統(tǒng)是一個(gè)具備特定功能、服務(wù)于特定市場(chǎng)的軟件和硅集成電路的混合體,比如無(wú)線局域網(wǎng)基帶芯片、便攜式多媒體芯片、DVD播放機(jī)解碼芯片等。片上系統(tǒng)產(chǎn)品的成功關(guān)鍵在于在正確的時(shí)間窗口為自標(biāo)用戶提供令人滿意的性能和價(jià)格?! ‖F(xiàn)代片上系統(tǒng)的設(shè)計(jì)難度來(lái)源于其設(shè)計(jì)復(fù)雜性,設(shè)計(jì)復(fù)雜性催生ESL設(shè)計(jì)方法學(xué)。ESL設(shè)計(jì)方法學(xué)依賴于先進(jìn)的設(shè)計(jì)和驗(yàn)證語(yǔ)言,以及支持這些語(yǔ)言的工具。

內(nèi)容概要

本書重點(diǎn)講述了IEEE P1666-2005 SystemC語(yǔ)法(模塊、端口、信號(hào)、進(jìn)程、基本數(shù)據(jù)類型、定點(diǎn)數(shù)據(jù)類型、波形跟蹤、接口、端口、導(dǎo)出端口和通道、動(dòng)態(tài)進(jìn)程)、事務(wù)處理級(jí)建模庫(kù)TLM 2.0(TLM2.o核心接口、發(fā)起者和目標(biāo)套接字、通用凈核和基礎(chǔ)協(xié)議、實(shí)用工具、分析接口和端口)、驗(yàn)證庫(kù)1.0(SystemC的驗(yàn)證庫(kù),包括驗(yàn)證思想、基于事務(wù)的驗(yàn)證方法、隨機(jī)化、約束的隨機(jī)數(shù)的產(chǎn)生、加權(quán)隨機(jī)數(shù)產(chǎn)生)和SystemC的電子系統(tǒng)級(jí)綜合技術(shù)(算法綜合、SystemC行為綜合和SystemC體系結(jié)構(gòu)綜合),并給出了SystemC的應(yīng)用實(shí)例。    本書可作為電子工程技術(shù)人員學(xué)習(xí)SystemC設(shè)計(jì)、應(yīng)用、開發(fā)的技術(shù)參考書,也可供高等院校電子及其相關(guān)專業(yè)的廣大師生閱讀。

書籍目錄

第1章 前言  1.1 為什么要發(fā)展新的設(shè)計(jì)和驗(yàn)證語(yǔ)言  1.2 SystemC的歷史  1.3 SystemC的本質(zhì)  1.4 SystemC的核心價(jià)值  1.5 虛擬原型  1.6 ESL設(shè)計(jì)流程  1.7 事務(wù)處理級(jí)建模——ESL的關(guān)鍵  1.8 一個(gè)“Hello,SystemC!”建模實(shí)例  1.9 一個(gè)二輸入與非門建模實(shí)例  1.10 本章小結(jié)  1.11 習(xí)題 第2章 systemC基本語(yǔ)法  2.1 從一個(gè)典型的SystemC設(shè)計(jì)開始  2.2 SystemC頭文件  2.3 模塊  2.4 端口和信號(hào)  2.5 SystemC時(shí)鐘和時(shí)間模型  2.6 基本數(shù)據(jù)類型  2.7 定點(diǎn)數(shù)據(jù)類型  2.8 進(jìn) 程  2.9 仿真與波形跟蹤  2.10 SystemC信息和差錯(cuò)報(bào)告機(jī)制  2.11 SystemC中的一些雜散內(nèi)容  2.12 本章小結(jié)  2.13 習(xí) 題 第3章 systemc行為建模語(yǔ)法  3.1 什么是TLM  3.2 TLM相關(guān)語(yǔ)法  3.3 接口  3.4 端口  3.5 通道基礎(chǔ)  3.6 基本通道  3.7 分層通道  3.8 動(dòng)態(tài)創(chuàng)建進(jìn)程  3.9 系統(tǒng)建模中的分層模型  3.10 SystemC的事務(wù)處理級(jí)建模初步  3.11 通信細(xì)化  3.12 本章小結(jié)  3.13 習(xí)題 第4章 systemC事務(wù)處理級(jí)建模庫(kù)  4.1 TLM2.0基本概念  4.2 通用凈核類  4.3 阻塞傳送接口  4.4 非阻塞傳送接口  4.5 直接存儲(chǔ)器接口  4.6 調(diào)試傳送接口  4.7 合并的傳送接口  4.8 發(fā)起者和目標(biāo)套接字  4.9 預(yù)定義的套接字  4.10 全局量子時(shí)間和量子看守者  4.11 一個(gè)松散定時(shí)目標(biāo)模塊建模實(shí)例  4.12 本章小結(jié)  4.13 習(xí)題 第5章 systemc驗(yàn)證庫(kù)  5.1 SystemC驗(yàn)證庫(kù)概述  5.2 常用術(shù)語(yǔ)  5.3 基于事務(wù)的驗(yàn)證  5.4 數(shù)據(jù)內(nèi)查  5.5 約束的隨機(jī)化  5.6 變量和事務(wù)記錄  5.7 SCV標(biāo)準(zhǔn)的其他內(nèi)容  5.8 本章小結(jié)  5.9 習(xí)題 第6章 systemc綜合  6.1 基于C的高層次綜合  6.2 SystemC行為綜合  6.3 SystemC體系結(jié)構(gòu)綜合介紹  6.4 SystemC優(yōu)化的進(jìn)程陣列  6.5 基于SOTA的SystemC體系結(jié)構(gòu)綜合  6.6 SystemC體系結(jié)構(gòu)綜合案例  6.7 本章小結(jié)  6.8 習(xí)題 第7章 systomc定點(diǎn)數(shù)據(jù)類型  7.1 定點(diǎn)數(shù)據(jù)的量化模式介紹  7.2 量化模式SC_RND  7.3 量化模式SC_RND_ZERO  7.4 量化模式SC_RND_MIN_INF  7.5 量化模式SC_RND_INF  7.6 量化模式SC_RND_CONV  7.7 量化模式SC_TRN  7.8 量化模式SC_TRN_ZERO  7.9 定點(diǎn)數(shù)據(jù)的溢出模式  7.10 溢出模式SC_SAT  7.11 溢出模式SC_SAT_ZERO  7.12 溢出模式SC_SAT_SYM  7.13 溢出模式SC WRAP  7.14 溢出模式SC WRAP SM  7.15 定點(diǎn)數(shù)據(jù)類型支持的運(yùn)算符  7.16 定點(diǎn)數(shù)據(jù)類型的狀態(tài)信息  7.17 將定點(diǎn)數(shù)據(jù)類型轉(zhuǎn)換為字符串  7.18 一個(gè)定點(diǎn)FIR濾波器設(shè)計(jì)實(shí)例  7.19 本章小結(jié)  7.20 習(xí)題 第8章 systemC應(yīng)用實(shí)例  8.1 回到“Hello,SystemC”  8.2 串口原理  8.3 串口寄存器定義  8.4 Wishbone總線簡(jiǎn)介  8.5 處理器的電子系統(tǒng)級(jí)總線功能模型  8.6 串口的設(shè)計(jì)  8.7 SystemC和Verilog混合仿真  8.8 本章小結(jié)  8.9 習(xí)題

章節(jié)摘錄

  實(shí)際上,在成立OSCI之前,已有一些相關(guān)工作,這些工作最終直接或者間接地成為SystemC的一部分: ?、賁ynopsys公司就與加州大學(xué)爾灣分校(UC Irvine SystemC)合作了Scenic項(xiàng)目。該項(xiàng)目的目標(biāo)是利用C++建模系統(tǒng)硬件和軟件。該項(xiàng)目的主要成果,包括硬件數(shù)據(jù)類型、基于時(shí)鐘周期的硬件仿真和建模庫(kù)?! 、贔rotier Design公司(現(xiàn)在已經(jīng)被合并到飛利浦公司的數(shù)字信號(hào)處理部門)的定點(diǎn)數(shù)據(jù)類型庫(kù)?! 、跧MEC的軟硬件協(xié)同設(shè)計(jì)工作,對(duì)SystemC影響很大。  當(dāng)然,SystemC是完全免費(fèi)的,這使得EDA供應(yīng)商能夠充分自由地了解SystemC庫(kù)的源代碼以優(yōu)化它們的各種解釋工具。  SystemC的最新版本是2.2 ,得到了由各家EDA供應(yīng)商提供的工具的廣泛支持。而將SystemC和System Verilog組合起來(lái),能夠最大范圍地解決可能出現(xiàn)的對(duì)事務(wù)處理級(jí)的建模問(wèn)題以及滿足工程師的偏好,并提供一套從ESL至RTL驗(yàn)證的完整解決方案?! £P(guān)于SystemC的典型使用情況,有關(guān)數(shù)據(jù)表明,SystemC用戶中的主要用于系統(tǒng)建模(68%)、體系架構(gòu)開發(fā)(68%)、事務(wù)處理級(jí)建模(56%)和硬件/軟件協(xié)同仿真(56%)?! 【蚐ystemC和System Verilog這兩種語(yǔ)言而言,SystemC是C++在硬件支持方面的擴(kuò)展,而System Verilog擴(kuò)展了Verilog在面向?qū)ο蠛万?yàn)證平臺(tái)方面的適用擴(kuò)展。而這兩種語(yǔ)言均支持諸如信號(hào)、事件、接口和面向?qū)ο蟮母拍?,但每一種語(yǔ)言又均擁有自己明確的應(yīng)用重點(diǎn): ?、賁ystemC特別適合建模體系結(jié)構(gòu),開發(fā)事務(wù)處理級(jí)(TL)模型和在驗(yàn)證中描述軟件的行為。對(duì)于具有很強(qiáng)C++實(shí)力的團(tuán)隊(duì)和有基于C/C++IP集成要求(如處理器仿真器)以及為早期軟件開發(fā)設(shè)計(jì)的虛擬原型來(lái)說(shuō),SystemC特別適合。 ?、赟ystem Verilog是進(jìn)行RTL設(shè)計(jì)的最佳語(yǔ)言,不僅在于其描述真實(shí)硬件和斷言的能力,還在于對(duì)工具支持方面的考慮。同時(shí),System Verilog也提供了建模抽象模型和先進(jìn)的驗(yàn)證平臺(tái)語(yǔ)言特征,例如約束隨機(jī)激勵(lì)生成、功能覆蓋和斷言。對(duì)于那些沒有c/C++IP集成要求的項(xiàng)目來(lái)講比較合適,畢竟可以使用一種語(yǔ)言完成全部設(shè)計(jì)?! ‘?dāng)然,SystemC可以用于描述RTL結(jié)構(gòu),而System Verilog也可以用于編寫高層事務(wù)處理級(jí)模型。但是,每一種語(yǔ)言都用于自己的重點(diǎn)應(yīng)用時(shí),它們可以達(dá)到最佳的效率。這點(diǎn)對(duì)于復(fù)雜的項(xiàng)目特別適用,在這種項(xiàng)目中,不同的任務(wù)分屬于不同的組,通常有不同的技能要求。

圖書封面

圖書標(biāo)簽Tags

無(wú)

評(píng)論、評(píng)分、閱讀與下載


    SystemC電子系統(tǒng)級(jí)設(shè)計(jì) PDF格式下載


用戶評(píng)論 (總計(jì)10條)

 
 

  •   SystemC電子系統(tǒng)級(jí)設(shè)計(jì)知識(shí)讀本,初學(xué)者必備
  •   書不錯(cuò),只是感覺不適合systemc的初學(xué)者
  •   總想找描述TLM2.0的書,終于找到了.
    雖然描述的不是那么多
  •   一般入門的教程沒有很詳細(xì)介紹TLM那部分的。。剛好用到那部分,就買了。。給力
  •   systemc建模方法講的比較明白,例程都是以前陳曦老師幾本書上都有的,可惜這次沒有給光盤或者下載途徑。

    另外第四第五章,關(guān)于TLM的那幾章寫的一般,感覺比較松散。很多名詞解釋,而不是一個(gè)系統(tǒng)構(gòu)建的過(guò)程。

    其他還好,相比與一些生硬翻譯過(guò)來(lái)的國(guó)外入門教材已經(jīng)好多了,所以還是推薦,加油!
  •   SystemC電子系統(tǒng)級(jí)設(shè)計(jì),蠻好!
  •   對(duì)于systemc系統(tǒng)級(jí)建模描述的很多,相當(dāng)?shù)慕o力~~
  •   這本書主要介紹的是TLM系統(tǒng)級(jí)建模的東西,還不錯(cuò),但是感覺例子講解的不是很詳細(xì),不是很適合初學(xué)者。系統(tǒng)建模的知識(shí)講的很多,還不錯(cuò)
  •   很多細(xì)節(jié)都有講到,作為基礎(chǔ)入門書很不錯(cuò)
  •   一般的書籍,只能用來(lái)入門了
 

250萬(wàn)本中文圖書簡(jiǎn)介、評(píng)論、評(píng)分,PDF格式免費(fèi)下載。 第一圖書網(wǎng) 手機(jī)版

京ICP備13047387號(hào)-7