系統(tǒng)芯片SoC的設(shè)計(jì)與測(cè)試

前言

　　集成電路是信息技術(shù)及其設(shè)備賴以生存的基石，主要用于處理、存儲(chǔ)和傳送數(shù)字信息與模擬信息。近年來(lái)，集成電路設(shè)計(jì)技術(shù)得到了飛速發(fā)展，已經(jīng)可以將一個(gè)完整的系統(tǒng)集成到一個(gè)單一的芯片中，即系統(tǒng)芯片或片上系統(tǒng)（system on achip，SoC）。系統(tǒng)芯片是將原先由多個(gè)芯片完成的功能，集中到單芯片中完成。更具體地說(shuō)，它是在單一硅芯片上實(shí)現(xiàn)信號(hào)采集、轉(zhuǎn)換、存儲(chǔ)、處理和I／O等功能，或者說(shuō)在單一硅芯片上集成了數(shù)字電路、模擬電路、信號(hào)采集和轉(zhuǎn)換電路、存儲(chǔ)器、（2PU、DSP等，實(shí)現(xiàn)了一個(gè)系統(tǒng)的功能?！　∠到y(tǒng)芯片自20世紀(jì)90年代出現(xiàn)以來(lái)，受到了學(xué)術(shù)界與工業(yè)界的極大關(guān)注，它具有小型、輕量、多功能、低功耗、高可靠性和低成本等特點(diǎn)，在計(jì)算機(jī)、通信、工業(yè)控制、交通運(yùn)輸、消費(fèi)類電子等領(lǐng)域的應(yīng)用十分廣泛?！　∠到y(tǒng)芯片并不是各個(gè)芯片功能的簡(jiǎn)單疊加，而是從整個(gè)系統(tǒng)的功能和性能出發(fā)，用軟硬結(jié)合的設(shè)計(jì)和驗(yàn)證方法，利用芯核復(fù)用及深亞微米技術(shù)，在一個(gè)芯片上實(shí)現(xiàn)復(fù)雜功能。系統(tǒng)芯片的出現(xiàn)給電路設(shè)計(jì)、測(cè)試、工藝集成、器件、結(jié)構(gòu)，以及其他領(lǐng)域帶來(lái)了一系列技術(shù)上的挑戰(zhàn)，主要體現(xiàn)在設(shè)計(jì)復(fù)用、低功耗設(shè)計(jì)、軟硬件協(xié)同設(shè)計(jì)、總線架構(gòu)、可測(cè)性設(shè)計(jì)、設(shè)計(jì)驗(yàn)證、物理綜合等方面?！　∠到y(tǒng)芯片的設(shè)計(jì)主要涵蓋設(shè)計(jì)復(fù)用技術(shù)、軟硬件協(xié)同設(shè)計(jì)技術(shù)、納米級(jí)電路設(shè)計(jì)技術(shù)。設(shè)計(jì)復(fù)用主要是芯核設(shè)計(jì)、基于芯核的系統(tǒng)設(shè)計(jì)、多芯核的系統(tǒng)級(jí)驗(yàn)證與接口綜合等。軟硬件協(xié)同設(shè)計(jì)主要是軟硬件劃分、硬件結(jié)構(gòu)設(shè)計(jì)、基于硬件的軟件結(jié)構(gòu)生成、面向軟件的多處理單元設(shè)計(jì)等。納米級(jí)電路設(shè)計(jì)主要是時(shí)序綜合及時(shí)延驅(qū)動(dòng)的邏輯設(shè)計(jì)、低壓低功耗設(shè)計(jì)等?！　”緯?shū)對(duì)系統(tǒng)芯片的設(shè)計(jì)與測(cè)試的關(guān)鍵技術(shù)與主要方法進(jìn)行了論述，共分15章。各章內(nèi)容簡(jiǎn)要介紹如下：　　第1章說(shuō)明數(shù)字集成電路的設(shè)計(jì)流程，介紹系統(tǒng)芯片的結(jié)構(gòu)、系統(tǒng)芯片涉及的多種關(guān)鍵技術(shù)?！　〉?章論述系統(tǒng)芯片的設(shè)計(jì)流程。

內(nèi)容概要

系統(tǒng)芯片SoC能實(shí)現(xiàn)一個(gè)系統(tǒng)的功能，它是從整個(gè)系統(tǒng)的功能和性能出發(fā)，采用軟硬結(jié)合的設(shè)計(jì)和驗(yàn)證方法，利用芯核復(fù)用及深亞微米技術(shù)，在一個(gè)芯片上實(shí)現(xiàn)復(fù)雜的功能。系統(tǒng)芯片具有速度快、集成度高、功耗低等特點(diǎn)。本書(shū)詳細(xì)介紹了系統(tǒng)芯片SoC的設(shè)計(jì)與測(cè)試的關(guān)鍵技術(shù)和主要方法。全書(shū)共15章，內(nèi)容包括：系統(tǒng)芯片的設(shè)計(jì)模式與流程、系統(tǒng)芯片的總線結(jié)構(gòu)、芯核設(shè)計(jì)、軟硬件協(xié)同設(shè)計(jì)、系統(tǒng)芯片的存儲(chǔ)系統(tǒng)設(shè)計(jì)、系統(tǒng)芯片中模擬/混合信號(hào)的設(shè)計(jì)、系統(tǒng)芯片的低功耗設(shè)計(jì)、信號(hào)完整性、系統(tǒng)芯片的驗(yàn)證、系統(tǒng)芯片的可測(cè)性設(shè)計(jì)、測(cè)試調(diào)度與測(cè)試結(jié)構(gòu)的優(yōu)化設(shè)計(jì)、芯核的測(cè)試、系統(tǒng)芯片的物理設(shè)計(jì)、片上網(wǎng)絡(luò)等。    本書(shū)可作為電子、通信、計(jì)算機(jī)、自動(dòng)控制等學(xué)科高年級(jí)本科生和研究生的教材，也適合于從事電子信息、數(shù)字系統(tǒng)設(shè)計(jì)、測(cè)試和維護(hù)等相關(guān)專業(yè)的研究人員、工程技術(shù)人員學(xué)習(xí)參考。

作者簡(jiǎn)介

潘中良，博士，教授。電子科技大學(xué)（成都）電路與系統(tǒng)專業(yè)博士畢業(yè)，中山大學(xué)博士后出站。主持或參加了國(guó)家自然科學(xué)基金項(xiàng)目、國(guó)家八五重點(diǎn)科技攻關(guān)項(xiàng)目以及省部級(jí)科研項(xiàng)目等十余項(xiàng)，在國(guó)內(nèi)外學(xué)術(shù)期刊與國(guó)際會(huì)議上發(fā)表學(xué)術(shù)論文五十余篇。主要從事大規(guī)模集成電路的設(shè)計(jì)與測(cè)試、嵌入式系統(tǒng)設(shè)計(jì)、計(jì)算機(jī)應(yīng)用等方面的科研與教學(xué)工作。

書(shū)籍目錄

前言第1章　緒論  1.1　集成電路的設(shè)計(jì)流程  1.2　系統(tǒng)芯片的結(jié)構(gòu)  1.3　系統(tǒng)芯片的關(guān)鍵技術(shù) 　 1.3.1　設(shè)計(jì)復(fù)用　  1.3.2　低功耗設(shè)計(jì)　  1.3.3　軟硬件協(xié)同設(shè)計(jì)　  1.3.4　總線架構(gòu)　  1.3.5　可測(cè)性設(shè)計(jì)　  1.3.6　設(shè)計(jì)驗(yàn)證　  1.3.7　物理綜合第2章　系統(tǒng)芯片的設(shè)計(jì)模式與流程  2.1　系統(tǒng)芯片的系統(tǒng)級(jí)設(shè)計(jì)  2.2　系統(tǒng)芯片的設(shè)計(jì)流程  2.3　系統(tǒng)芯片的設(shè)計(jì)方法學(xué)第3章　系統(tǒng)芯片的總線結(jié)構(gòu)  3.1　AMBA總線　  3.1.1　先進(jìn)高性能總線　  3.1.2　先進(jìn)系統(tǒng)總線　  3.1.3　先進(jìn)外設(shè)總線　  3.1.4　使用AMBA的系統(tǒng)芯片  3.2　Avalon總線　  3.2.1  Avalon總線的特征　  3.2.2  Avalon信號(hào)　  3.2.3  Avalon的數(shù)據(jù)傳輸  3.3  CoreConnect總線  3.4  Wishbone總線  3.5  OCP總線第4章　芯核設(shè)計(jì)  4.1　芯核的特征與分類  4.2　芯核的設(shè)計(jì)流程  4.3　軟核與硬核的設(shè)計(jì)  　4.3.1　軟核的設(shè)計(jì)　  4.3.2　硬核的設(shè)計(jì)  4.4　芯核技術(shù)標(biāo)準(zhǔn)　  4.4.1  VSIA的IP技術(shù)標(biāo)準(zhǔn)　  4.4.2  IP交付時(shí)使用的文檔標(biāo)準(zhǔn)/規(guī)范　  4.4.3  IP芯核可復(fù)用接口設(shè)計(jì)標(biāo)準(zhǔn)　  4.4.4  IP知識(shí)產(chǎn)權(quán)保護(hù)  4.5　芯核的質(zhì)量評(píng)估  4.6　基于芯核的系統(tǒng)集成第5章　軟硬件協(xié)同設(shè)計(jì)  5.1　軟硬件協(xié)同設(shè)計(jì)的過(guò)程 　 5.1.1　軟硬件協(xié)同設(shè)計(jì)的流程　  5.1.2　軟硬件協(xié)同設(shè)計(jì)的關(guān)鍵技術(shù)　  5.1.3　軟硬件協(xié)同設(shè)計(jì)的分類  5.2　系統(tǒng)級(jí)規(guī)范模型  5.3　系統(tǒng)級(jí)多語(yǔ)言建模  5.4　軟硬件劃分　  5.4.1　軟硬件劃分的基本模型　  5.4.2　軟硬件劃分算法  5.5　軟硬件劃分的模型精煉　  5.5.1　模型精煉的特征　  5.5.2　實(shí)現(xiàn)模型　  5.5.3　精煉的過(guò)程第6章　系統(tǒng)芯片的存儲(chǔ)系統(tǒng)設(shè)計(jì)  6.1　DRAM和嵌入式存儲(chǔ)器 　 6.1.1　DRAM存儲(chǔ)器　  6.1.2　嵌入式存儲(chǔ)器  6.2　存儲(chǔ)優(yōu)化與管理　  6.2.1　重編序與重映射　　……第7章　系統(tǒng)芯片中模擬/混合信號(hào)的設(shè)計(jì)第8章　系統(tǒng)芯片的低功耗設(shè)計(jì)第9章　信號(hào)完整性第10章　系統(tǒng)芯片的驗(yàn)證第11章　系統(tǒng)芯片的可測(cè)性設(shè)計(jì)第12章　測(cè)試調(diào)度與測(cè)試結(jié)構(gòu)的優(yōu)化設(shè)計(jì)第13章　芯核的測(cè)試第14章　系統(tǒng)芯片的物理設(shè)計(jì)第15章　片上網(wǎng)絡(luò)參考文獻(xiàn)附錄　名詞縮寫(xiě)表

章節(jié)摘錄

　　集成電路主要用于處理、存儲(chǔ)和傳送數(shù)字信息與模擬信息。近年來(lái)，集成電路設(shè)計(jì)技術(shù)得到了飛速發(fā)展，已經(jīng)可以將一個(gè)完整的系統(tǒng)集成到一個(gè)單一的芯片中，即系統(tǒng)芯片。本章將說(shuō)明集成電路芯片的設(shè)計(jì)流程，闡述系統(tǒng)芯片的原理及其關(guān)鍵技術(shù)?！　?.1集成電路的設(shè)計(jì)流程　　集成電路自問(wèn)世以來(lái)便得到了迅速發(fā)展。1958年，世界上第一塊集成電路在美國(guó)德州儀器公司（TI）誕生，這塊集成電路上只集成了4個(gè)晶體管。1962年世界上出現(xiàn)了第一塊集成電路正式商品。1970年，lKbit的存儲(chǔ)器問(wèn)世，接著微處理器于1971年投入市場(chǎng)，從此宣告集成電路生產(chǎn)進(jìn)入大規(guī)模集成電路時(shí)代?！　〖呻娐肪哂畜w積小、重量輕、壽命長(zhǎng)和可靠性高等優(yōu)點(diǎn)，同時(shí)成本也相對(duì)低廉，便于進(jìn)行大規(guī)模生產(chǎn)。集成電路大大地促進(jìn)了電子設(shè)備的小型化，與采用單個(gè)電子管和晶體管相比，采用集成電路可以大大降低電子設(shè)備的功耗與故障發(fā)生率，使得復(fù)雜功能電子系統(tǒng)的設(shè)計(jì)和制造成為可能。自從集成電路發(fā)明以來(lái)，經(jīng)歷了小規(guī)模（SSI）、中規(guī)模（MSI）、大規(guī)模（LSI）、超大規(guī)模（VLSI）和甚大規(guī)模（ULSI）等發(fā)展過(guò)程。　　集成電路設(shè)計(jì)是將系統(tǒng)、邏輯與性能的設(shè)計(jì)要求轉(zhuǎn)化為具體的物理版圖的過(guò)程，也是一個(gè)把產(chǎn)品從抽象的過(guò)程一步步具體化直至最終物理實(shí)現(xiàn)的過(guò)程。為了完成這一過(guò)程，人們提出了結(jié)構(gòu)化和層次化的設(shè)計(jì)方法。結(jié)構(gòu)化的設(shè)計(jì)方法是把復(fù)雜抽象的系統(tǒng)劃分成一些可操作的模塊，允許多個(gè)設(shè)計(jì)者同時(shí)進(jìn)行設(shè)計(jì)，而且一些子模塊的資源可以共享。層次化的設(shè)計(jì)方法是在不同的多個(gè)層次上對(duì)系統(tǒng)進(jìn)行設(shè)計(jì)，它能使復(fù)雜的系統(tǒng)簡(jiǎn)化，并能在不同的設(shè)計(jì)層次上及時(shí)發(fā)現(xiàn)錯(cuò)誤并加以糾正。目前，在實(shí)際中進(jìn)行具體的集成電路設(shè)計(jì)時(shí)，主要是通過(guò)EDA軟件，完成邏輯級(jí)描述和電路級(jí)描述，形成版圖文件，根據(jù)版圖文件制作掩膜版，在特定的工藝條件下加工制造，封裝測(cè)試，最后形成集成電路芯片。集成電路芯片的設(shè)計(jì)流程如圖1.1所示。

圖書(shū)封面

評(píng)論、評(píng)分、閱讀與下載

---

    系統(tǒng)芯片SoC的設(shè)計(jì)與測(cè)試 PDF格式下載

---