EDA技術(shù)及其應(yīng)用

前言

　　隨著電子技術(shù)的不斷發(fā)展與進步，電子系統(tǒng)的設(shè)計方法發(fā)生了很大的變化，基于EDA技術(shù)的設(shè)計方法正在成為電子系統(tǒng)設(shè)計的主流，EDA技術(shù)已成為許多高職高專院校電類專業(yè)學(xué)生必須掌握的一門重要技術(shù)?！　”緯局袄碚搲蛴?、突出應(yīng)用”的宗旨，是專為高職高專學(xué)校培養(yǎng)“技術(shù)能手”型學(xué)生編寫的。本書在編寫過程中，總結(jié)了幾年來不同院校、不同專業(yè)EDA技術(shù)課程的教學(xué)經(jīng)驗，力求在內(nèi)容、結(jié)構(gòu)、理論教學(xué)與實踐教學(xué)等方面充分體現(xiàn)高職教育的特點。與同類書相比，本書具有以下特點：　?。?）教、學(xué)、做相結(jié)合，將理論與實踐融于一體。　　EDA技術(shù)及其應(yīng)用是一門應(yīng)用性很強的課程，我們在多年的教學(xué)過程中，一直采用教、學(xué)、做相結(jié)合的教學(xué)模式，效果良好.這種經(jīng)驗充分體現(xiàn)在本書內(nèi)容的編排上，在章節(jié)的安排上，將理論與實驗融于一體。書中每個章節(jié)從最基本的應(yīng)用實例出發(fā)，由實際問題人手引出相關(guān)知識和理論。此外，本書還在各個章節(jié)安排了針對性較強的實驗與實踐項目，保證理論與實踐教學(xué)同步進行?！　。?）理論夠用為度，著眼于應(yīng)用?！　】紤]到高等職業(yè)教育的特點，本書在編寫時按照貼近目標(biāo)，保證基礎(chǔ)，面向更新，聯(lián)系實際，突出應(yīng)用，以“必需、夠用”為度的原則，突出重點，注重培養(yǎng)學(xué)生的操作技能和分析問題、解決問題的能力。書中對EDA技術(shù)的基本理論、EDA工具QuartusII的使用方法、VHDL知識、FPCA開發(fā)技術(shù)等內(nèi)容進行了必要的闡述，沒有安排一些煩瑣的器件工作原理分析等內(nèi)容。同時，本書十分注重EDA技術(shù)在實際中的應(yīng)用，列舉了大量應(yīng)用實例，介紹利用CPLD／FPGA器件設(shè)計制作數(shù)字系統(tǒng)的步驟和方法，使學(xué)生能借助基本內(nèi)容，舉一反三，靈活應(yīng)用。　　例如，本書對DDS（直接數(shù)字綜合器）原理的介紹以及與之相關(guān)的數(shù)字信號發(fā)生器EDA設(shè)計技術(shù)的介紹和實驗安排的內(nèi)容，恰好與今年全國高職高專電子設(shè)計競賽第H題（信號發(fā)生器）的設(shè)計要求相吻合！同時也說明了EDA技術(shù)在高職高專教學(xué)中的重要性?！　。?）內(nèi)容安排合理，注重速成。　　一般來說，EDA技術(shù)的學(xué)習(xí)難點在于VHDL，語言，對此，本書基于高職教育的特點，在內(nèi)容安排上放棄流行的計算機語言的教學(xué)模式，而以電子線路設(shè)計為基點，從實例的介紹中引出VHDL語句語法內(nèi)容，通過一些簡單、直觀、典型的實例，將VHDL中最核心、最基本的內(nèi)容解釋清楚，使學(xué)生能在很短的時間內(nèi)有效地把握VHDL，的主干內(nèi)容，而不必花大量的時間去“系統(tǒng)地”學(xué)習(xí)語法。　　本書可以作為高職高專與成人教育電類相關(guān)專業(yè)EDA技術(shù)課程教材。全書共6章。第工章簡要介紹EDA技術(shù)和硬件描述語言的基本知識、EDA技術(shù)和VHDL的設(shè)計流程以及CPLD／FPGA的結(jié)構(gòu)和工作原理。第2章通過一個簡單電路器件灼功能實

內(nèi)容概要

　　《EDA技術(shù)及其應(yīng)用》采用教、學(xué)、做相結(jié)合的教學(xué)模式，以提高實際工程應(yīng)用能力為目的，通過實例引入，深入淺出地介紹EDA技術(shù)、VHDL硬件描述語言、FPGA開發(fā)應(yīng)用及相關(guān)知識，并給出了豐富的EDA設(shè)計實例，使讀者通過《EDA技術(shù)及其應(yīng)用》的學(xué)習(xí)并完成推薦的實驗后，能初步了解和掌握EDA的基本內(nèi)容及實用技術(shù)?！　∪珪鴥?nèi)容分四部分，第一部分簡要介紹了EDA的基本知識、常用的EDA基本工具使用方法和目標(biāo)器件的結(jié)構(gòu)原理；第二部分通過實例，以向?qū)У男问浇榻B了三種不同的設(shè)計輸入方法；第三部分對VHDL，的設(shè)計做了介紹；第四部分詳細講述了基于EDA技術(shù)的典型的設(shè)計項目。各章都安排了相應(yīng)的習(xí)題和有較強針對性的實驗、設(shè)計實踐要求。書中給出的絕大部分VHDL設(shè)計實例和實驗示例都在EDA實驗系統(tǒng)上通過了硬件測試?！　榱朔奖惚菊n程的授課和實踐指導(dǎo)，《EDA技術(shù)及其應(yīng)用》配有與各章節(jié)內(nèi)容完全對應(yīng)的CAI教學(xué)課件。　　《EDA技術(shù)及其應(yīng)用》實用性強，可作為高職高專院校電子工程、通信、工業(yè)自動化、計算機應(yīng)用技術(shù)、儀器儀表等專業(yè)的教材，也可作為相關(guān)專業(yè)技術(shù)人員的自學(xué)參考書。

書籍目錄

第1章 概述1.1 EDA技術(shù)1.2 EDA技術(shù)應(yīng)用對象1.3 VHDL1.4 EDA的優(yōu)勢1.5 面向FPGA的EDA開發(fā)流程1.5.1 設(shè)計輸入1.5.2 綜合1.5.3 適配（布線布局）1.5.4 仿真1.6 PLD1.6.1 PLD的分類1.6.2 PROM可編程原理1.6.3 GAL1.7 CPLD的結(jié)構(gòu)與可編程原理1.8 FPGA的結(jié)構(gòu)與工作原理1.8.1 查找表邏輯結(jié)構(gòu)1.8.2 FPGA的結(jié)構(gòu)與原理1.9 硬件測試技術(shù)1.9.1 內(nèi)部邏輯測試1.9.2 JTACT邊界掃描測試1.10 FPGA／CPLD產(chǎn)品概述1.10.1 Altera公司FPGA和CPLD器件系列1.10.2 Lattice公司CPLD器件系列1.10.3 Xilinx公司FPGA和CPID器件系列1.11 編程與配置1.12 FPGA配置器件1.13 QuartusII1.14 IP核1.15 EDA的發(fā)展趨勢第2章 QuartusII設(shè)計向?qū)?.1 原理圖輸入設(shè)計方法的特點2.2 原理圖輸入方式設(shè)計初步2.2.1 建立工作庫文件夾和編輯設(shè)計文件2.2.2 創(chuàng)建工程2.2.3 功能分析2.2.4 編譯前設(shè)置2.2.5 全程編譯2.2.6 功能測試2.3 引腳設(shè)置和下載2.3.1 引腳鎖定2.3.2 配置文件下載2.3.3 AS模式直接編程配置器件2.3.4 JTAG間接模式編程配置器件2.3.5 USB-Blaster編程配置器件使用方法2.4 層次化設(shè)計2.4.1 8位十進制計數(shù)器的設(shè)計2.4.2 硬件測試與實驗2.5 8位十進制頻率計設(shè)計2.5.1 時序控制器設(shè)計2.5.2 頂層電路設(shè)計與測試習(xí)題實驗與實踐2.1 8位十進制頻率計設(shè)計2.2 用原理圖輸入法設(shè)計8位全加器2.3 計時系統(tǒng)設(shè)計2.4 數(shù)字系統(tǒng)設(shè)計第3章 宏功能模塊應(yīng)用3.1 流水線乘法累加器設(shè)計3.1.1 電路結(jié)構(gòu)與工作原理3.1.2 電路結(jié)構(gòu)與工作原理3.1.3 電路時序仿真與測試3.2 邏輯數(shù)據(jù)采樣電路設(shè)計3.3 在系統(tǒng)存儲器數(shù)據(jù)讀寫編輯器應(yīng)用3.4 簡易正弦信號發(fā)生器設(shè)計3.4.1 工作原理3.4.2 定制初始化數(shù)據(jù)文件3.4.3 定制LPM元件3.4.4 完成頂層設(shè)計3.5 嵌入式邏輯分析儀使用方法3.5.1 SignalTapII一般使用方法和實例3.5.2 編輯SignalTapⅡ的觸發(fā)信號3.6 FIFO模塊定制3.7 嵌入式鎖相環(huán)ALTPLL調(diào)用3.7.1 建立嵌入式鎖相環(huán)元件3.7.2 測試鎖相環(huán)3.8 優(yōu)化設(shè)計3.8.1 流水線設(shè)計3.8.2 寄存器平衡技術(shù)3.9 時序設(shè)置與分析3.9.1 時序約束設(shè)置3.9.2 查看時序分析結(jié)果習(xí)題實驗與實踐3.1 流水線乘法累加器設(shè)計3.2 簡易邏輯分析儀設(shè)計3.3 簡易正弦信號發(fā)生器設(shè)計3.4 8位十六進制頻率計設(shè)計3.5 利用LPMROM設(shè)計乘法器3.6 簡易存儲示波器設(shè)計3.7 LPM－FIFO實驗第4章 應(yīng)用VHDL設(shè)計數(shù)字系統(tǒng)第5章 VHDL設(shè)計技術(shù)深入第6章 實用狀態(tài)機設(shè)計技術(shù)附錄 EDA實驗系統(tǒng)簡介一、實驗電路結(jié)構(gòu)圖二、Gw48EDA系統(tǒng)實驗信號名與芯片引腳對照表參考文獻

章節(jié)摘錄

　　Cyclone系列器件是Altera公司的一款低成本、高性價比的FPGA，它的結(jié)構(gòu)和工作原理在FPGA器件中具有典型性，下面以此類器件為例，介紹FPGA的結(jié)構(gòu)與工作原理?！　yclone器件主要由邏輯陣列塊LAB、嵌入式存儲器塊、I／O單元和PLL等模塊構(gòu)成，在各個模塊之間存在著豐富的互連線和時鐘網(wǎng)絡(luò)。　　Cyclone器件的可編程資源主要來自邏輯陣列塊LAB，而每個LAB都由多個邏輯宏單元LE（Logic Element）來構(gòu)成。LE即是Cyclone FPGA器件的最基本的可編程單元，是表達：FPGA硬件邏輯資源的基本單元。圖1－15顯示了Cyclone FPGA的LE的內(nèi)部結(jié)構(gòu)?！　∮^察圖1－15可以發(fā)現(xiàn)，LE主要由一個4輸入的查找表LUT、進位鏈邏輯和一個可編程的寄存器構(gòu)成。4輸入的LUT可以完成所有的4輸人工輸出的組合邏輯功能，進位鏈邏輯帶有進位選擇，可以靈活地構(gòu)成工位加法或者減法邏輯，并可以切換。每一個LE的輸出都可以連接到局部布線、行列、LUT鏈、寄存器鏈等布線資源。　　每個LE中的可編程寄存器可以被配置成D觸發(fā)器、T觸發(fā)器、JK觸發(fā)器和SR寄存器模式。每個可編程寄存器具有數(shù)據(jù)、異步數(shù)據(jù)裝載、時鐘、時鐘使能、清零和異步置位／復(fù)位輸入信號。LE中的時鐘、時鐘使能選擇邏輯可以靈活配置寄存器的時鐘以及時鐘使能信號。在一些只需要組合電路的應(yīng)用中，對于組合邏輯的實現(xiàn)，可將該觸發(fā)器旁路，LUT的輸出可作為LE的輸出?！　E有三個輸出驅(qū)動內(nèi)部互連，一個驅(qū)動局部互連，另兩個驅(qū)動行或列的互連資源，LUT和寄存器的輸出可以單獨控制。可以實現(xiàn)在一個LE中，LUT驅(qū)動一個輸出，而寄存器驅(qū)動另一個輸出。因而在一個LE中的觸發(fā)器和LUT能夠用來完成不相關(guān)的功能，因此能夠提高LE的資源利用率。　　除上述的三個輸出外，在一個邏輯陣列塊中的LE，還可以通過LUT鏈和寄存器鏈進行互連。在同一個LAB中的LE通過LUT鏈級聯(lián)在一起，可以實現(xiàn)寬輸入（輸人多于四個）的邏輯功能。

圖書封面

評論、評分、閱讀與下載

---

    EDA技術(shù)及其應(yīng)用 PDF格式下載

---