現(xiàn)代計(jì)算機(jī)組成原理

前言

“現(xiàn)代計(jì)算機(jī)組成原理”可以作為普通計(jì)算機(jī)專業(yè)的一門獨(dú)立的專業(yè)基礎(chǔ)課，也可以作為現(xiàn)在的“計(jì)算機(jī)組成原理”和“計(jì)算機(jī)體系結(jié)構(gòu)”同類課的后續(xù)課程，或作為這兩門課程在教學(xué)內(nèi)容和實(shí)驗(yàn)內(nèi)容上的補(bǔ)充，即包括EDA技術(shù)、硬件描述語言、CPU及計(jì)算機(jī)系統(tǒng)設(shè)計(jì)技術(shù)等內(nèi)容的補(bǔ)充。有關(guān)本書任務(wù)和目標(biāo)的一些思考安排在第1章1．1節(jié)中。作為預(yù)備知識(shí)，本書的第2章和第3章主要介紹針對(duì)CPLI設(shè)計(jì)及其實(shí)現(xiàn)的VHDL語法知識(shí)、EDA工具QuartusII 6．0的使用方法、FPGA開發(fā)技術(shù)與測(cè)試方法。為了盡可能縮短授課時(shí)數(shù)，作者從典型電路設(shè)計(jì)實(shí)例的介紹中引出VHDL相關(guān)語句語法，同時(shí)，在給出完整并被驗(yàn)證過的VHDL描述外，還給出綜合后的RTL，電路圖，以及表現(xiàn)該電路系統(tǒng)功能的時(shí)序波形圖。對(duì)于容易出現(xiàn)設(shè)計(jì)錯(cuò)誤或理解歧義的示例，還給出正誤示例的比較和詳細(xì)說明。目的是通過一些簡(jiǎn)單、直觀、典型的實(shí)例，將VHDL中圍繞CPU設(shè)計(jì)的最核心、最基本的內(nèi)容解釋清楚，使讀者能在短時(shí)間內(nèi)有效地掌握VHDL的主干內(nèi)容，而不必花費(fèi)過多的時(shí)間去單獨(dú)學(xué)習(xí)語法。至于一些枝節(jié)的語法現(xiàn)象，如函數(shù)、過程等，在實(shí)際遇到時(shí)，可由學(xué)生自己去查閱有關(guān)資料。如果已在前期課程中講授過EDA技術(shù)和HDL方面的知識(shí)，及QuartusII 6．O的應(yīng)用，可以跳過這兩章。第4章主要介紹普通CPU組成部件的功能描述和基于EDA技術(shù)的設(shè)計(jì)方法，還包括一些基于Cyclone：FPGA的開發(fā)技術(shù)和基于QuartusII 6．0的LPM宏功能模塊的使用方法。其基本內(nèi)容與普通“計(jì)算機(jī)組成原理”對(duì)應(yīng)內(nèi)容類似，只是給出了全新的設(shè)計(jì)方法。因此實(shí)驗(yàn)量比較大，且強(qiáng)化了QuartusII 6．0熟練使用方面的訓(xùn)練。

內(nèi)容概要

《現(xiàn)代計(jì)算機(jī)組成原理》提供了基于VHDL和EDA技術(shù)的關(guān)于CPU和計(jì)算機(jī)系統(tǒng)的設(shè)計(jì)理論和設(shè)計(jì)技術(shù)方面較完整和豐富的內(nèi)容。其中有基于微程序控制模式的8位CISC模型CPU設(shè)計(jì)技術(shù)；基于狀態(tài)機(jī)控制模式的16位CISC CPU設(shè)計(jì)技術(shù)；MCS51系列單片機(jī)兼容型單片機(jī)IP軟核系統(tǒng)設(shè)計(jì)方法；基于流水線技術(shù)的16位RISC CPU設(shè)計(jì)技術(shù)，以及基于SOPC技術(shù)的32位NiosⅡ軟核嵌入式系統(tǒng)軟硬件設(shè)計(jì)技術(shù)。從授課內(nèi)容到實(shí)驗(yàn)形式都能與目前國(guó)外計(jì)算機(jī)組成原理與計(jì)算機(jī)體系結(jié)構(gòu)等同類課程的教學(xué)和實(shí)驗(yàn)有較好的接軌。全書內(nèi)容新穎實(shí)用，吸收了歐美許多高校的計(jì)算機(jī)組成原理同類課程教學(xué)和實(shí)驗(yàn)方面的基本內(nèi)容。書中每一章中都安排了對(duì)應(yīng)的習(xí)題和實(shí)驗(yàn)，首次為國(guó)內(nèi)高校就這一課程的教學(xué)改革和相關(guān)實(shí)驗(yàn)內(nèi)容的延拓提供了實(shí)用的教材?！冬F(xiàn)代計(jì)算機(jī)組成原理》可作為計(jì)算機(jī)專業(yè)的本科生、研究生的教科書，或是作為傳統(tǒng)的計(jì)算機(jī)組成原理課的教學(xué)與實(shí)驗(yàn)的補(bǔ)充資料，也可作為電子類各專業(yè)高年級(jí)本科生、研究生系統(tǒng)設(shè)計(jì)參考教材，或相關(guān)領(lǐng)域工程技術(shù)人員基于EDA技術(shù)的片上系統(tǒng)開發(fā)應(yīng)用的參考書。

書籍目錄

第1章 概述1.1 現(xiàn)代計(jì)算機(jī)組成原理課的任務(wù)1.1.1 問題的提出1.1.2 探索解決問題的方法1.2 EDA技術(shù)1.3 FPGA器件1.3.1 FPGA的發(fā)展歷程1.3.2 Cyclone系列FPGA1.4 硬件描述語言VHDL1.5 EDA設(shè)計(jì)流程1.6 QuartusⅡ簡(jiǎn)介1.7 CISC和RISC處理器1.8 FPGA在現(xiàn)代計(jì)算機(jī)領(lǐng)域中的應(yīng)用第2章 VHDL與Quartusll應(yīng)用2.1 VHDL基本語句語法2.1.1 組合電路的VHDL描述2.1.2 VHDL語句結(jié)構(gòu)2.2 時(shí)序電路描述2.2.1 D觸發(fā)器描述2.2.2 時(shí)序描述相關(guān)語法規(guī)則2.2.3 實(shí)現(xiàn)時(shí)序電路的VHDL不同表述2.3 全加器描述及相關(guān)語法2.3.1 半加器描述2.3.2 CASE語句2.3.3 例化語句2.4 計(jì)數(shù)器設(shè)計(jì)及相關(guān)語法2.5 一般計(jì)數(shù)器設(shè)計(jì)2.5.1 相關(guān)語法說明2.5.2 程序功能和語法分析2.5.3 含并行置位的移位寄存器設(shè)計(jì)2.6 Quartusll6.0使用向?qū)?.6.1 建立工作庫(kù)文件夾和編輯設(shè)計(jì)文件2.6.2 創(chuàng)建工程2.6.3 編譯前設(shè)置2.6.4 全程編譯2.6.5 時(shí)序仿真2.6.6 應(yīng)用RTL電路圖觀察器2.6.7 引腳鎖定設(shè)置和下載2.6.8 配置文件下載2.6.9 AS模式和JTAG間接模式編程配置器件2.7 嵌入式邏輯分析儀使用方法2.8 原理圖輸入設(shè)計(jì)方法習(xí)題實(shí)驗(yàn)與設(shè)計(jì)2.1 組合電路的設(shè)計(jì)2.2 時(shí)序電路的設(shè)計(jì)2.3 含異步清零和同步時(shí)鐘使能的加法計(jì)數(shù)器的設(shè)計(jì)2.4 用原理圖輸入法設(shè)計(jì)8位全加器第3章 VHDL深入3.1 數(shù)據(jù)對(duì)象3.1.1 常數(shù)3.1.2 變量3.1.3 信號(hào)3.1.4 進(jìn)程中的信號(hào)賦值與變量賦值3.2 IF語句概述3.3 進(jìn)程語句歸納3.3.1 進(jìn)程語句格式3.3.2 進(jìn)程結(jié)構(gòu)組成3.3.3 進(jìn)程要點(diǎn)3.4 并行語句例解3.5 仿真延時(shí)3.5.1 固有延時(shí)3.5.2 傳輸延時(shí)3.5.3 仿真63.6 有限狀態(tài)機(jī)3.6.1 數(shù)據(jù)類型定義語句3.6.2 一般有限狀態(tài)機(jī)的設(shè)計(jì)3.6.3 Moore型狀態(tài)機(jī)3.6.4 Mealy型狀態(tài)機(jī)3.7 雙向和三態(tài)電路信號(hào)賦值3.7.1 三態(tài)門設(shè)計(jì)3.7.2 雙向端口設(shè)計(jì)3.7.3 三態(tài)總線電路設(shè)計(jì)習(xí)題實(shí)驗(yàn)與設(shè)計(jì)3.1 7段數(shù)碼顯示譯碼器設(shè)計(jì)3.2 數(shù)控分頻器的設(shè)計(jì)3.3 8位十六進(jìn)制頻率計(jì)設(shè)計(jì)3.4 ADC0809采樣控制電路實(shí)現(xiàn)3.5 序列檢測(cè)器設(shè)計(jì)第4章 CPU功能模塊設(shè)計(jì)4.1 8位CPU功能與結(jié)構(gòu)4.2 CPU中的基本部件4.2.1 算術(shù)邏輯單元4.2.2 數(shù)據(jù)緩沖寄存器4.2.3 移位運(yùn)算器4.2.4.程序存儲(chǔ)器與數(shù)據(jù)存儲(chǔ)器4.2.5 先進(jìn)先出存儲(chǔ)器FIFO4.2.6 流水線乘法累加器4.2.7 程序計(jì)數(shù)器與地址寄存器4.2.8 指令寄存器4.2.9 指令譯碼器與控制器4.2.10 時(shí)序產(chǎn)生器4.3 數(shù)據(jù)通路設(shè)計(jì)4.3.1 模型機(jī)的數(shù)據(jù)通路4.3.2 模型機(jī)的電路結(jié)構(gòu)4.4 在系統(tǒng)存儲(chǔ)器數(shù)據(jù)讀寫編輯器應(yīng)用4.5 嵌入式鎖相環(huán)調(diào)用4.5.1 建立嵌入式鎖相環(huán)元件4.5.2 測(cè)試鎖相環(huán)習(xí)題實(shí)驗(yàn)與設(shè)計(jì)4.1 算術(shù)邏輯運(yùn)算單元ALU設(shè)計(jì)實(shí)驗(yàn)4.2 帶進(jìn)位算術(shù)邏輯運(yùn)算單元ALU設(shè)計(jì)實(shí)驗(yàn)4.3 移位運(yùn)算器設(shè)計(jì)實(shí)驗(yàn)4.4 LPM—ROM實(shí)驗(yàn)4.5 LPM—RAM實(shí)驗(yàn)4.6 LPM—FIFO實(shí)驗(yàn)4.7 FPGA與外部16位：RAM接口實(shí)驗(yàn)4.8 微控制器實(shí)驗(yàn)1：節(jié)拍脈沖發(fā)生器時(shí)序電路實(shí)驗(yàn)4.9 微控制器實(shí)驗(yàn)2：程序計(jì)數(shù)器PC與地址寄存器AR實(shí)驗(yàn)4.10 微控制器實(shí)驗(yàn)3：微控制器組成實(shí)驗(yàn)4.11 正弦信號(hào)發(fā)生器設(shè)計(jì)第5章 8位CISC計(jì)算機(jī)設(shè)計(jì)5.1 8位CPU結(jié)構(gòu)5.2 指令系統(tǒng)的結(jié)構(gòu)及功能的確定5.3 8位CPU的硬件系統(tǒng)設(shè)計(jì)5.4 具有移位功能的CPU設(shè)計(jì)5.5 含更多指令的CPU模型機(jī)設(shè)計(jì)5.6 8051單片機(jī)IP軟核應(yīng)用系統(tǒng)構(gòu)建習(xí)題實(shí)驗(yàn)與設(shè)計(jì)第6章 16位CISC CPU設(shè)計(jì)6.1 頂層系統(tǒng)設(shè)計(jì)6.2 CPU基本部件設(shè)計(jì)6.3 CPU的時(shí)序仿真與實(shí)現(xiàn)6.4 應(yīng)用程序設(shè)計(jì)實(shí)例習(xí)題實(shí)驗(yàn)與設(shè)計(jì)第7章 流水線結(jié)構(gòu)RISC CPU設(shè)計(jì)7.1 流水線的一般概念7.2 流水線中的主要問題及處理7.3 流水線的性能評(píng)價(jià)習(xí)題實(shí)驗(yàn)與設(shè)計(jì)第8章 16位流水線CPU設(shè)計(jì)8.1 流水線CPU的結(jié)構(gòu)8.2 指令系統(tǒng)設(shè)計(jì)8.3 數(shù)據(jù)通路設(shè)計(jì)8.4 流水線各段設(shè)計(jì)和功能描述習(xí)題實(shí)驗(yàn)與設(shè)計(jì)第9章 32位IP軟核嵌入式系統(tǒng)9.1 Nios/NiosⅡ軟核處理器9.2 Nios軟核處理器及其設(shè)計(jì)流程9.3 32位NiosⅡ系統(tǒng)設(shè)計(jì)9.4 自定制Avalon總線外設(shè)9.5 DMA9.6 自定制硬件指令第10章 NiosⅡ嵌入式系統(tǒng)軟硬件設(shè)計(jì)10.1 NiosⅡ基本硬件系統(tǒng)構(gòu)建10.2 NiosⅡ軟件設(shè)計(jì)與運(yùn)行流程10.3 加入用戶自定義組件設(shè)計(jì)10.4 加入用戶自定義指令設(shè)計(jì)10.5 Flash編程下載習(xí)題實(shí)驗(yàn)與設(shè)計(jì)附錄 GW48-CP+實(shí)驗(yàn)系統(tǒng)相關(guān)資料一、GW48-CP+系統(tǒng)實(shí)驗(yàn)信號(hào)名與芯片引腳對(duì)照表二、實(shí)驗(yàn)電路結(jié)構(gòu)圖參考文獻(xiàn)

章節(jié)摘錄

插圖：硬件描述語言是現(xiàn)代計(jì)算機(jī)設(shè)計(jì)的重要工具，本書中絕大部分示例、模型和系統(tǒng)都以VHDL表述，因此第2章和第3章將涉獵VHDL中所有可能用到的語句和語言規(guī)則。本章將通過數(shù)個(gè)簡(jiǎn)單、完整而典型的VHDL設(shè)計(jì)示例，引出相關(guān)的VHDL語言現(xiàn)象和語句規(guī)則，并加以有針對(duì)性的說明，從而簡(jiǎn)化VHDL語法學(xué)習(xí)的難度。具體采用的方法是首先給出一些讀者熟知的簡(jiǎn)單電路設(shè)計(jì)實(shí)例及相應(yīng)的VHDL表述，然后對(duì)表述中出現(xiàn)的語句含義做較詳細(xì)的解釋，力圖使讀者能迅速地從整體上把握VHDL程序的基本結(jié)構(gòu)和設(shè)計(jì)特點(diǎn)，達(dá)到快速入門的目的。最后將詳細(xì)介紹Quartusll的使用方法，以便讀者能夠盡快地將VHDL的知識(shí)與以后章節(jié)中有關(guān)CPU的設(shè)計(jì)技術(shù)結(jié)合起來。本節(jié)以多路選擇器的VHDL表述與設(shè)計(jì)為例，引出VHDL基本結(jié)構(gòu)、語句表述、數(shù)據(jù)規(guī)則和語法特點(diǎn)，并加以詳細(xì)說明。

編輯推薦

《現(xiàn)代計(jì)算機(jī)組成原理》由科學(xué)出版社出版。

圖書封面

圖書標(biāo)簽Tags

無

評(píng)論、評(píng)分、閱讀與下載

---

    現(xiàn)代計(jì)算機(jī)組成原理 PDF格式下載

---