入門Verilog HDL記述

內(nèi)容概要

內(nèi)容（「BOOK」データベースより）
Verilog HDLやVHDLによる設計はもはや日常となり、HDLに代わると言われるC言語ベースの設計例も報告されるようになってきました。本書の初版もVerilog HDLによる設計のための入門書として多くの読者に支持されてきました。本書の內(nèi)容は、Verilog HDLによる設計のれい明期に著者が會得した內(nèi)容を整理し、1冊にまとめたものです。著者の主な業(yè)務が、設計から(広義の)コンサルティングに変わり、多くの設計事例や記述例を見るに至り、本書の內(nèi)容にひとりよがりで思い込みの部分が少なからず目に付いてきました。そこで、半導體理工學研究センター(STARC)が策定した「設計スタイルガイド」に準拠して、本書の記述例や解説を見直しました。
內(nèi)容（「MARC」データベースより）
Verilog HDLによる設計のための入門書。設計のれい明期に著者が會得した內(nèi)容を整理したもの。半導體理工學研究センターが策定した「設計スタイルガイド」に準拠して記述例や解説を見直した、96年刊の改訂。

圖書封面

圖書標簽Tags

無

評論、評分、閱讀與下載

---

    入門Verilog HDL記述 PDF格式下載

---