入門Verilog HDL記述

內(nèi)容概要

內(nèi)容（「BOOK」データベースより）
Verilog HDLやVHDLによる設(shè)計(jì)はもはや日常となり、HDLに代わると言われるC言語ベースの設(shè)計(jì)例も報(bào)告されるようになってきました。本書の初版もVerilog HDLによる設(shè)計(jì)のための入門書として多くの読者に支持されてきました。本書の內(nèi)容は、Verilog HDLによる設(shè)計(jì)のれい明期に著者が會(huì)得した內(nèi)容を整理し、1冊にまとめたものです。著者の主な業(yè)務(wù)が、設(shè)計(jì)から(広義の)コンサルティングに変わり、多くの設(shè)計(jì)事例や記述例を見るに至り、本書の內(nèi)容にひとりよがりで思い込みの部分が少なからず目に付いてきました。そこで、半導(dǎo)體理工學(xué)研究センター(STARC)が策定した「設(shè)計(jì)スタイルガイド」に準(zhǔn)拠して、本書の記述例や解説を見直しました。
內(nèi)容（「MARC」データベースより）
Verilog HDLによる設(shè)計(jì)のための入門書。設(shè)計(jì)のれい明期に著者が會(huì)得した內(nèi)容を整理したもの。半導(dǎo)體理工學(xué)研究センターが策定した「設(shè)計(jì)スタイルガイド」に準(zhǔn)拠して記述例や解説を見直した、96年刊の改訂。

圖書封面

圖書標(biāo)簽Tags

無

評論、評分、閱讀與下載

---

    入門Verilog HDL記述 PDF格式下載

---